摘要 | 第5-6页 |
ABSTRACT | 第6页 |
第一章 绪论 | 第9-13页 |
1.1 课题的来源以及研究的目的和意义 | 第9-10页 |
1.2 国内外研究现状 | 第10-11页 |
1.2.1 数字图像测量的研究现状 | 第10页 |
1.2.2 数据传输总线研究现状 | 第10-11页 |
1.2.3 图像传输与存储系统的研究现状 | 第11页 |
1.3 本文的主要工作 | 第11-12页 |
1.4 论文的章节安排 | 第12-13页 |
第二章 基于FPGA的数据高速传输与存储系统方案研究与设计 | 第13-28页 |
2.1 系统需求分析 | 第13-16页 |
2.1.1 数字图像测量系统的结构需求分析 | 第13-14页 |
2.1.2 数字图像采集系统的速度需求分析 | 第14-15页 |
2.1.3 数字图像测量系统的同步性能需求分析 | 第15-16页 |
2.2 系统核心方案设计以及可行性分析 | 第16-22页 |
2.2.1 系统方案设计 | 第16-18页 |
2.2.2 可行性分析 | 第18-22页 |
2.3 系统的硬件选型 | 第22-24页 |
2.3.1 主控设备 | 第22页 |
2.3.2 接口转接卡 | 第22-23页 |
2.3.3 PCI-E Switch器件 | 第23页 |
2.3.4 FPGA选型 | 第23-24页 |
2.4 系统设计 | 第24-27页 |
2.4.1 系统设计工具简介 | 第24页 |
2.4.2 数字图像测量系统设计方案 | 第24-26页 |
2.4.3 数据传输与存储通道的详细设计方案 | 第26-27页 |
2.5 本章小结 | 第27-28页 |
第三章 基于PCI-E的DMA传输设计与验证 | 第28-50页 |
3.1 PCI-E链路结构研究 | 第28-29页 |
3.1.1 PCI-E总线信号 | 第28页 |
3.1.2 PCI-E层次结构 | 第28-29页 |
3.2 PCI-E接口设计 | 第29-34页 |
3.2.1 PCI-E IP硬核结构分析 | 第29-30页 |
3.2.2 时钟信号设计 | 第30-32页 |
3.2.3 复位信号设计 | 第32-33页 |
3.2.4 PCI-E Core的生成 | 第33-34页 |
3.3 DMA传输模块设计 | 第34-38页 |
3.3.1 DMA数据传输原理研究 | 第34-36页 |
3.3.2 AXI DMA Backend Core结构分析 | 第36-37页 |
3.3.3 DMA接口设计 | 第37-38页 |
3.4 FPGA与上位机数据交换系统设计 | 第38-41页 |
3.4.1 系统设计 | 第38-39页 |
3.4.2 软件设计 | 第39-41页 |
3.5 AXI总线控制器设计 | 第41-49页 |
3.5.1 AXI总线简介 | 第42-43页 |
3.5.2 AXI总线控制器结构分析 | 第43-44页 |
3.5.3 AXI总线控制的用户逻辑实现 | 第44-49页 |
3.6 本章小结 | 第49-50页 |
第四章 基于PCI-E SWITCH的数据交换系统主控端研究与设计 | 第50-61页 |
4.1 PCI-E链路数据包以及路由原理简介 | 第50-55页 |
4.1.1 PCI-E链路数据包格式 | 第50-52页 |
4.1.2 存储器、I/O和配置读写请求TLP | 第52-53页 |
4.1.3 基于PCI-E Switch的TLP路由原理 | 第53-55页 |
4.2 PCI-E SWITCH工作原理及配置方法 | 第55-57页 |
4.3 DMA主控端逻辑设计 | 第57-60页 |
4.3.1 DMA收发引擎数据传输 | 第57-58页 |
4.3.2 直接DMA PCI-E总线读写 | 第58-60页 |
4.4 本章小结 | 第60-61页 |
第五章 PCI-E点对点通信链路主控端设计结果与验证 | 第61-70页 |
5.1 实验平台与环境 | 第61-62页 |
5.2 上位机与FPGA主控端数据交换验证 | 第62-64页 |
5.3 主控端DMA直接发起PCI-E读写控制 | 第64-69页 |
5.3.1 直接DMA发起PCI-E总线Peer-to-Peer存储器写请求 | 第65-67页 |
5.3.2 直接DMA发起PCI-E总线Peer-to-Peer存储器读请求 | 第67-69页 |
5.4 本章小结 | 第69-70页 |
第六章 总结与展望 | 第70-73页 |
6.1 总结 | 第70页 |
6.2 存在的问题与展望 | 第70-73页 |
致谢 | 第73-75页 |
参考文献 | 第75-76页 |