DRAM单粒子翻转加固方法研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-23页 |
| 1.1 研究背景 | 第15-19页 |
| 1.1.1 单粒子效应产生环境 | 第15-16页 |
| 1.1.2 单粒子效应对器件的影响 | 第16-17页 |
| 1.1.3 单粒子效应加固方法 | 第17-19页 |
| 1.2 研究现状 | 第19-20页 |
| 1.3 本文主要工作及内容安排 | 第20-23页 |
| 第二章 DRAM单粒子翻转效应分析 | 第23-33页 |
| 2.1 DRAM电路结构 | 第23-27页 |
| 2.1.1 存储单元结构 | 第23-24页 |
| 2.1.2 位线结构 | 第24-25页 |
| 2.1.3 外围电路 | 第25-27页 |
| 2.2 DRAM读写原理 | 第27-28页 |
| 2.3 DRAM单粒子翻转效应机理 | 第28-31页 |
| 2.3.1 电荷收集机理 | 第28页 |
| 2.3.2 单粒子翻转判定 | 第28-30页 |
| 2.3.3 DRAM单粒子翻转过程分析 | 第30-31页 |
| 2.4 DRAM单粒子翻转类型 | 第31-32页 |
| 2.5 本章小结 | 第32-33页 |
| 第三章 DRAM存储颗粒单粒子翻转加固设计 | 第33-53页 |
| 3.1 DRAM功能仿真 | 第33-35页 |
| 3.2 DRAM单粒子效应仿真 | 第35-40页 |
| 3.2.1 Sentaurus TCAD介绍 | 第35-36页 |
| 3.2.2 存储单元单粒子效应仿真 | 第36-39页 |
| 3.2.3 翻转LET阈值仿真 | 第39-40页 |
| 3.3 相关加固方法 | 第40-44页 |
| 3.3.1 存储节点自举型结构 | 第40-42页 |
| 3.3.2 电容极板连至互补位线结构 | 第42-44页 |
| 3.4 存储颗粒加固设计 | 第44-49页 |
| 3.4.1 加固原理 | 第44-46页 |
| 3.4.2 时序分析 | 第46-47页 |
| 3.4.3 CPL寄生电容的影响 | 第47-49页 |
| 3.5 加固设计性能分析 | 第49-51页 |
| 3.5.1 抗SEU性能分析 | 第49-50页 |
| 3.5.2 其他性能分析 | 第50-51页 |
| 3.6 本章小结 | 第51-53页 |
| 第四章 相邻双错纠检码设计 | 第53-69页 |
| 4.1 纠检码介绍 | 第53-54页 |
| 4.2 相邻双错纠检码原理 | 第54-57页 |
| 4.2.1 线性分组码 | 第55-56页 |
| 4.2.2 相邻双错纠检码的构造规则 | 第56-57页 |
| 4.3 低误纠率相邻双错纠检码构造算法 | 第57-62页 |
| 4.3.1 算法设计 | 第57-59页 |
| 4.3.2 算法实现 | 第59-60页 |
| 4.3.3 低误纠率SEC-DED-DAEC码 | 第60-62页 |
| 4.4 相邻双错纠检码抗SEU性能分析 | 第62-64页 |
| 4.5 ECC电路的设计 | 第64-68页 |
| 4.5.1 编码器 | 第64-65页 |
| 4.5.2 译码器 | 第65-66页 |
| 4.5.3 ECC电路功能仿真 | 第66-67页 |
| 4.5.4 电路综合 | 第67-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 总结与展望 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-77页 |
| 作者简介 | 第77-78页 |
