| 致谢 | 第4-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 1 绪论 | 第12-24页 |
| 1.1 高分辨率动态频率信号测量的课题背景 | 第12-13页 |
| 1.2 高分辨率动态频率信号测量的国内外研究现状 | 第13-21页 |
| 1.2.1 高分辨率动态频率信号测量的发展现状 | 第13-17页 |
| 1.2.2 倍频技术的发展现状 | 第17-21页 |
| 1.3 高分辨率动态频率信号测量研究内容和意义 | 第21-24页 |
| 1.3.1 高分辨率动态频率信号测量的研究内容 | 第21-22页 |
| 1.3.2 高分辨率动态频率信号测量的研究意义 | 第22-24页 |
| 2 总体方案设计和指标的影响因素分析 | 第24-34页 |
| 2.1 总体目标 | 第24页 |
| 2.2 总体方案设计 | 第24-26页 |
| 2.2.1 多级锁相倍频与混频模块 | 第25页 |
| 2.2.2 频率信号产生模块 | 第25-26页 |
| 2.2.3 数字控制和计数输出模块 | 第26页 |
| 2.3 指标的影响因素分析 | 第26-32页 |
| 2.3.1 锁相环相位噪声影响分析 | 第27-30页 |
| 2.3.2 电源噪声影响分析 | 第30-31页 |
| 2.3.3 温度影响分析 | 第31页 |
| 2.3.4 器件的非线性影响分析 | 第31-32页 |
| 2.3.5 外界磁场与振动影响分析 | 第32页 |
| 2.4 本章小结 | 第32-34页 |
| 3 高精度动态频率测量系统设计实现 | 第34-70页 |
| 3.1 锁相环相位噪声计算及衡量指标转换 | 第34-40页 |
| 3.1.1 锁相环相位噪声计算方法 | 第34-37页 |
| 3.1.2 衡量指标计算和转换 | 第37-40页 |
| 3.2 多级锁相倍频模块 | 第40-43页 |
| 3.2.1 锁相倍频系数的确定 | 第40页 |
| 3.2.2 基准载频的确定 | 第40-43页 |
| 3.2.3 倍频级数的确定 | 第43页 |
| 3.3 锁相环相位噪声抑制技术 | 第43-48页 |
| 3.3.1 输入信号整形 | 第43-46页 |
| 3.3.2 环路滤波器设计方法 | 第46-48页 |
| 3.4 第一级锁相倍频模块设计和验证 | 第48-63页 |
| 3.4.1 锁相环器件参数分析和选择 | 第48-52页 |
| 3.4.2 第一级锁相倍频模块环路滤波器设计方法 | 第52-55页 |
| 3.4.3 第一级锁相环倍频模块设计与仿真对比分析 | 第55-60页 |
| 3.4.4 衡量指标参数转换计算 | 第60-63页 |
| 3.5 模拟输入频率和参考基准频率信号产生 | 第63-65页 |
| 3.6 基准频率变换的实现 | 第65-67页 |
| 3.7 数字控制和计数输出实现 | 第67页 |
| 3.8 本章小结 | 第67-70页 |
| 4 高精度动态频率测量系统性能仿真与分析 | 第70-78页 |
| 4.1 第一级锁相环倍频相位噪声仿真 | 第70-76页 |
| 4.1.1 不同参考输入下的输出相位噪声仿真 | 第70-72页 |
| 4.1.2 不同环路滤波器的输出相位噪声仿真 | 第72-76页 |
| 4.2 基准频率变换的仿真验证 | 第76-77页 |
| 4.3 本章小结 | 第77-78页 |
| 5 高分辨率动态频率测量系统的实验验证与分析 | 第78-90页 |
| 5.1 测试方案与测试平台搭建 | 第78-79页 |
| 5.2 高分辨率动态频率测量系统的实验验证 | 第79-88页 |
| 5.2.1 整形电路的实验验证与分析 | 第80-82页 |
| 5.2.2 第一级锁相环的相位噪声测量与环路带宽影响实验验证 | 第82-84页 |
| 5.2.3 锁相环动态跟踪性能实验验证 | 第84-85页 |
| 5.2.4 参考频率输出实验验证 | 第85-86页 |
| 5.2.5 杂散干扰的实验验证 | 第86-87页 |
| 5.2.6 频率计数实验验证与分析 | 第87-88页 |
| 5.3 实验结果计算和指标分析 | 第88-89页 |
| 5.4 本章小结 | 第89-90页 |
| 6 总结与展望 | 第90-92页 |
| 6.1 总结 | 第90-91页 |
| 6.2 展望 | 第91-92页 |
| 参考文献 | 第92-95页 |