| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-14页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.2.1 学术界研究现状 | 第11-12页 |
| 1.2.2 工业界研究现状 | 第12-13页 |
| 1.3 论文的结构安排 | 第13-14页 |
| 第二章 ADC概述 | 第14-18页 |
| 2.1 ADC简介 | 第14-15页 |
| 2.2 ADC性能参数 | 第15-17页 |
| 2.2.1 静态参数 | 第15-17页 |
| 2.2.2 动态参数 | 第17页 |
| 2.3 本章小结 | 第17-18页 |
| 第三章 SAR ADC的结构与工作原理 | 第18-30页 |
| 3.1 传统SAR ADC的结构与工作原理 | 第18-21页 |
| 3.2 2-bit/cycle SAR ADC的结构与工作原理 | 第21-22页 |
| 3.3 SAR ADC中几种常见误差来源 | 第22-29页 |
| 3.3.1 闪烁噪声 | 第22-23页 |
| 3.3.2 热噪声 | 第23-25页 |
| 3.3.3 电荷注入 | 第25-27页 |
| 3.3.4 时钟馈通 | 第27-29页 |
| 3.4 本章小结 | 第29-30页 |
| 第四章 电路模块设计 | 第30-53页 |
| 4.1 CDAC设计 | 第30-31页 |
| 4.2 栅压自举开关设计 | 第31-35页 |
| 4.3 高速比较器设计 | 第35-46页 |
| 4.3.1 比较器的基本原理 | 第35-37页 |
| 4.3.2 传统双尾型比较器 | 第37-40页 |
| 4.3.3 新型双尾型比较器 | 第40-46页 |
| 4.4 比较器校准设计 | 第46-48页 |
| 4.4.1 自校准技术 | 第46-47页 |
| 4.4.2 电荷泵 | 第47-48页 |
| 4.5 异步逻辑设计 | 第48-51页 |
| 4.6 移位寄存器设计 | 第51-52页 |
| 4.7 本章小结 | 第52-53页 |
| 第五章 版图设计与后仿结果 | 第53-62页 |
| 5.1 关键模块的版图设计 | 第53-57页 |
| 5.1.1 单位电容的版图设计 | 第53-54页 |
| 5.1.2 CDAC的版图设计 | 第54-55页 |
| 5.1.3 比较器的版图设计 | 第55-57页 |
| 5.1.4 异步逻辑的版图设计 | 第57页 |
| 5.2 ADC后仿结果 | 第57-60页 |
| 5.3 性能总结与对比 | 第60-61页 |
| 5.4 本章小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 攻读硕士学位期间取得的研究成果 | 第67-68页 |