| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 1 绪论 | 第8-12页 |
| 1.1 研究背景和课题意义 | 第8-9页 |
| 1.2 国内外发展现状 | 第9-10页 |
| 1.3 课题主要研究内容 | 第10-12页 |
| 2 系统总体方案设计 | 第12-18页 |
| 2.1 功能需求和技术指标 | 第12-13页 |
| 2.2 总体设计方案 | 第13-16页 |
| 2.2.1 DSP | 第14页 |
| 2.2.2 FPGA | 第14-15页 |
| 2.2.3 DSP与FPGA的连接 | 第15-16页 |
| 2.2.4 FLASH | 第16页 |
| 2.3 本章小结 | 第16-18页 |
| 3 FPGA总体架构设计 | 第18-28页 |
| 3.1 功能模块规划 | 第18-19页 |
| 3.2 时钟模块 | 第19-21页 |
| 3.3 数据输入接口模块 | 第21-23页 |
| 3.3.1 IIC通讯模块 | 第21页 |
| 3.3.2 GPIO通讯模块 | 第21-22页 |
| 3.3.3 SPI通讯模块 | 第22-23页 |
| 3.3.4 UART通讯模块 | 第23页 |
| 3.4 FLASH存储模块 | 第23-24页 |
| 3.5 总线控制模块 | 第24-25页 |
| 3.6 地址分配模块 | 第25-26页 |
| 3.6.1 地址线的选择 | 第25页 |
| 3.6.2 总线编码方式 | 第25-26页 |
| 3.7 本章小结 | 第26-28页 |
| 4 FPGA功能模块的实现 | 第28-46页 |
| 4.1 时钟模块的实现 | 第28-30页 |
| 4.2 地址分配模块的实现 | 第30-31页 |
| 4.3 数据输入接口模块的实现 | 第31-38页 |
| 4.3.1 IIC通信模块的实现 | 第31-34页 |
| 4.3.2 GPIO通信模块的实现 | 第34-35页 |
| 4.3.3 SPI通信模块的实现 | 第35-37页 |
| 4.3.4 UART通信模块的实现 | 第37-38页 |
| 4.4 FLASH存储模块的实现 | 第38-43页 |
| 4.5 总线控制模块的实现 | 第43-45页 |
| 4.6 本章小结 | 第45-46页 |
| 5 弹载黑匣子硬件平台设计 | 第46-60页 |
| 5.1 CPU系统电路设计 | 第46-52页 |
| 5.1.1 DSP的最小系统设计 | 第46-47页 |
| 5.1.2 DSP的外围扩展电路设计 | 第47-49页 |
| 5.1.3 FPGA的配置电路设计 | 第49-50页 |
| 5.1.4 NANDFLASH存储模块设计 | 第50-52页 |
| 5.2 CPU系统电源电路设计 | 第52-54页 |
| 5.2.1 TMS320C6747电源电路设计 | 第52-53页 |
| 5.2.2 XC3S1600E电源电路设计 | 第53-54页 |
| 5.3 EDA软件介绍与印制电路板(PCB)设计 | 第54-58页 |
| 5.3.1 Altium Designer 13简介 | 第54页 |
| 5.3.2 印制电路板(PCB)设计 | 第54-55页 |
| 5.3.3 PCB的层叠与布线 | 第55-56页 |
| 5.3.4 信号完整性分析 | 第56-58页 |
| 5.3.4.1 传输线的反射 | 第56-57页 |
| 5.3.4.2 串扰 | 第57-58页 |
| 5.4 本章小结 | 第58-60页 |
| 6 系统测试与实验结果 | 第60-70页 |
| 6.1 硬件平台板级测试 | 第60-63页 |
| 6.1.1 电源模块 | 第60-61页 |
| 6.1.2 时钟模块 | 第61页 |
| 6.1.3 TMS320C6747的JTAG链路测试 | 第61-62页 |
| 6.1.4 XC3S1600E主串配置链路测试 | 第62-63页 |
| 6.2 NANDFLASH相关读写操作的仿真和验证 | 第63-65页 |
| 6.2.1 写操作的验证 | 第63页 |
| 6.2.2 读操作的验证 | 第63-65页 |
| 6.3 实弹射击实验 | 第65-68页 |
| 6.4 本章小结 | 第68-70页 |
| 7 总结与展望 | 第70-72页 |
| 7.1 全文总结 | 第70页 |
| 7.2 展望 | 第70-72页 |
| 致谢 | 第72-74页 |
| 参考文献 | 第74-77页 |
| 附录 | 第77页 |
