FPGA中嵌入式块存储器的设计

摘要	第1-6页
ABSTRACT	第6-12页
符号对照表	第12-13页
缩略语对照表	第13-16页
第一章 绪论	第16-28页
·可编程逻辑器件概况	第16-21页
·下一代可编程逻辑器件的发展趋势	第21-23页
·本文课题的提出	第23-25页
·本章小结	第25-28页
第二章 EBR中的存储单元和延时单元的设计	第28-48页
·EBR的存储单元(bit cell)的设计	第28-40页
·EBR中延时单元(delay cell)的设计	第40-47页
·本章小结	第47-48页
第三章 EBR存储阵列的配置以及译码电路的设计	第48-60页
·EBR存储阵列的配置方式	第48-49页
·EBR的地址结构以及相应的译码电路的设计	第49-55页
·可配置端口位宽的设计	第55-59页
·本章小结	第59-60页
第四章 EBR的功能验证和性能仿真	第60-86页
·EBR的功能分类	第60-61页
·EBR功能验证平台的搭建	第61-62页
·功能验证的结果	第62-80页
·EBR的性能仿真	第80-85页
·本章小结	第85-86页
第五章 结论	第86-88页
致谢	第88-90页
参考文献	第90-92页
作者简介	第92-93页