基于FPGA与以太网的船舶雷达信号处理机的研究
| 目录 | 第1-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7-9页 |
| 第一章 前言 | 第9-15页 |
| ·课题的研究背景与意义 | 第9-10页 |
| ·国内外船舶雷达发展状况 | 第10-13页 |
| ·船舶雷达发展状况 | 第10-11页 |
| ·船舶雷达信号处理与显控终端发展状况 | 第11-13页 |
| ·本文主要研究内容和结构安排 | 第13-15页 |
| ·本文主要研究内容 | 第13页 |
| ·结构安排 | 第13-15页 |
| 第二章 船舶雷达信号处理算法的FPGA实现 | 第15-39页 |
| ·船舶雷达信号处理基本原理 | 第15-25页 |
| ·最佳检测与匹配滤波理论 | 第15-17页 |
| ·船舶雷达目标定位测距原理 | 第17-19页 |
| ·非相参对消处理基本原理 | 第19-21页 |
| ·非相参脉冲积累基本原理 | 第21-24页 |
| ·幅度二分层检测基本原理 | 第24-25页 |
| ·船舶雷达信号处理算法关键模块的设计 | 第25-28页 |
| ·分频器 | 第25-26页 |
| ·预处理模块 | 第26-27页 |
| ·控制模块 | 第27-28页 |
| ·算法模块 | 第28页 |
| ·船舶雷达信号处理算法的FPGA实现 | 第28-31页 |
| ·FPGA开发板的选择 | 第29-30页 |
| ·船舶雷达信号处理算法的FPGA实现 | 第30-31页 |
| ·仿真结果与分析 | 第31-35页 |
| ·分频器仿真结果与分析 | 第32页 |
| ·RAM模块仿真结果与分析 | 第32-33页 |
| ·控制模块仿真结果与分析 | 第33-34页 |
| ·系统总体仿真结果与分析 | 第34-35页 |
| ·船舶雷达信号处理算法FPGA资源利用率分析 | 第35页 |
| ·测试结果与分析 | 第35-38页 |
| ·测试条件 | 第36-37页 |
| ·测试结果与分析 | 第37-38页 |
| ·本章小结 | 第38-39页 |
| 第三章 船舶雷达显控终端的软件实现 | 第39-49页 |
| ·船舶雷达显控终端介绍 | 第39-41页 |
| ·显控终端设计原则 | 第39-40页 |
| ·显控终端软件开发工具介绍 | 第40页 |
| ·显控终端界面设计 | 第40-41页 |
| ·回波数据扫描显示模块的设计与实现 | 第41-44页 |
| ·船舶雷达数据格式 | 第41-42页 |
| ·坐标转换 | 第42-44页 |
| ·系统控制模块的实现 | 第44-45页 |
| ·显控终端调试结果及分析 | 第45-47页 |
| ·回波数据扫描显示模块的调试结果与分析 | 第46-47页 |
| ·系统控制模块的调试结果与分析 | 第47页 |
| ·本章小结 | 第47-49页 |
| 第四章 船舶雷达以太网通信接口设计与实现 | 第49-61页 |
| ·功能需求分析 | 第49页 |
| ·FPGA以太网通信模块的实现 | 第49-55页 |
| ·总体设计方案 | 第50-51页 |
| ·NIOS Ⅱ软核处理器的实现 | 第51-54页 |
| ·驱动模块和UDP通信模块的实现 | 第54-55页 |
| ·显控终端以太网通信模块的实现 | 第55-56页 |
| ·系统整体调试结果与分析 | 第56-60页 |
| ·系统调试环境 | 第56-57页 |
| ·系统调试结果与分析 | 第57-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 船舶雷达系统总体测试 | 第61-68页 |
| ·测试条件 | 第61-63页 |
| ·硬件条件 | 第61-62页 |
| ·软件环境 | 第62-63页 |
| ·船舶雷达测试结果与分析 | 第63-67页 |
| ·模拟回波扫描显示测试结果与分析 | 第63-65页 |
| ·回波数据实测结果与分析 | 第65-67页 |
| ·系统控制命令测试结果与分析 | 第67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-71页 |
| ·本文的主要成果 | 第68-69页 |
| ·本文的不足及改进方向 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士学位期间发表论文 | 第76页 |
| 攻读硕士学位期间申请专利 | 第76页 |
| 攻读硕士学位期间参与项目情况 | 第76页 |
