| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-9页 |
| 第1章 绪论 | 第9-16页 |
| ·本文研究背景 | 第9-13页 |
| ·嵌入式Flash简介 | 第9-11页 |
| ·嵌入式Flash控制器 | 第11-13页 |
| ·研究现状 | 第13-14页 |
| ·本文内容及章节安排 | 第14-16页 |
| 第2章 AMBAAHB总线与FLASH接口协议 | 第16-29页 |
| ·AMBAAHB总线协议 | 第16-19页 |
| ·AHB仲裁 | 第16-17页 |
| ·AHB总线基本传输 | 第17-19页 |
| ·AHB从机接口 | 第19页 |
| ·嵌入式FLASH接口协议 | 第19-28页 |
| ·PF64K17E | 第19-23页 |
| ·GRA_FLS2P5M28DA | 第23-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 嵌入式FLASH加速控制器 | 第29-49页 |
| ·整体架构 | 第29-30页 |
| ·FLASH擦写单元 | 第30-32页 |
| ·FLASH接口控制单元 | 第32-43页 |
| ·有限状态机(FSM) | 第32-37页 |
| ·低频快速访问(读取)模式 | 第37-41页 |
| ·高频访问(读取)模式 | 第41-42页 |
| ·冗余存储区域的处理 | 第42-43页 |
| ·实验结果分析 | 第43-47页 |
| ·读、写、擦功能仿真 | 第44-45页 |
| ·低频快速访问(读取)模式验证 | 第45-47页 |
| ·FLASH安全机制 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第4章 基于缓存结构的FLASH读加速单元 | 第49-67页 |
| ·缓存基本原理 | 第49-51页 |
| ·加速与功耗优化技术 | 第51-58页 |
| ·回填隐藏技术与改进型关键字优先预取策略 | 第51-54页 |
| ·具有自适应预取功能的缓存锁定技术 | 第54-56页 |
| ·预查找技术 | 第56-58页 |
| ·硬件设计与实现 | 第58-60页 |
| ·实验结果分析 | 第60-66页 |
| ·性能测试结果与分析 | 第60-62页 |
| ·功耗测试结果与分析 | 第62-65页 |
| ·综合面积 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第5章 基于IP-XACT标准的IP封装与SOC集成 | 第67-81页 |
| ·基于IP-XACT的SOC集成方法 | 第67-68页 |
| ·CK-SOC集成平台 | 第68-71页 |
| ·嵌入式FLASH加速控制器IP封装 | 第71-75页 |
| ·支持FPGA原型验证的Flash加速控制器 | 第71-72页 |
| ·IP-XACT封装 | 第72-75页 |
| ·基于嵌入式FLASH加速控制器的SoC设计 | 第75-80页 |
| ·整体架构 | 第76页 |
| ·总线矩阵 | 第76-77页 |
| ·存储系统及地址空间分配 | 第77-79页 |
| ·功耗/时钟管理 | 第79-80页 |
| ·版图实现 | 第80页 |
| ·本章小结 | 第80-81页 |
| 第6章 总结与展望 | 第81-82页 |
| 参考文献 | 第82-84页 |
| 作者简历及在学习期间取得的科研成果 | 第84页 |