高速流水线模数转换器（PADC）精度提高新技术研究
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 1 引言 | 第8-11页 |
| ·课题研究的背景和意义 | 第8-9页 |
| ·流水线ADC的研究现状 | 第9-10页 |
| ·论文的主要内容和结构安排 | 第10-11页 |
| 2 模数转换器概述 | 第11-19页 |
| ·模数转换器基本原理 | 第11-12页 |
| ·模数转换器的种类 | 第12-16页 |
| ·快闪式(Flash)ADC | 第12-13页 |
| ·两步式(Two-Step) ADC | 第13-14页 |
| ·流水线(pipeline)ADC | 第14-16页 |
| ·模数转换器主要性能参数 | 第16-18页 |
| ·静态特性参数 | 第16-17页 |
| ·动态特性参数 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 3 高速流水线精度提高技术研究 | 第19-50页 |
| ·流水线ADC基本组成 | 第19-22页 |
| ·采样保持原理 | 第19页 |
| ·MDAC原理 | 第19-21页 |
| ·数字对准 | 第21-22页 |
| ·主要误差来源 | 第22-27页 |
| ·热噪声 | 第22-24页 |
| ·电路单元误差 | 第24-26页 |
| ·失配误差 | 第26-27页 |
| ·基于放大器电路设计的精度提升 | 第27-38页 |
| ·运放性能要求 | 第27-28页 |
| ·运放结构的选取 | 第28-30页 |
| ·折叠式增益增强型运放 | 第30-32页 |
| ·增益增强结构分析 | 第32-34页 |
| ·折叠式增益增强型运放优化 | 第34-38页 |
| ·基于新结构的性能提高技术 | 第38-41页 |
| ·基于校准技术的精度提高 | 第41-49页 |
| ·模拟校准技术 | 第41-43页 |
| ·数字校准技术 | 第43-49页 |
| ·本章小结 | 第49-50页 |
| 4 高速高精度流水线ADC建模 | 第50-64页 |
| ·采样保持电路模型 | 第50-54页 |
| ·运算放大器的行为级模型 | 第51-52页 |
| ·时钟抖动误差模型 | 第52-54页 |
| ·热噪声及运放噪声模型 | 第54页 |
| ·代码生成电路模型 | 第54-59页 |
| ·MDAC电路建模 | 第55-57页 |
| ·1.5位每级电路中的噪声 | 第57-58页 |
| ·Sub-ADC模型 | 第58-59页 |
| ·Flash ADC模型 | 第59页 |
| ·数据同步与数字对准模型 | 第59-60页 |
| ·14位100MS/s流水线ADC建模与仿真 | 第60-63页 |
| ·ADC模型仿真分析 | 第61-62页 |
| ·运放精度提升技术验证 | 第62-63页 |
| ·本章小结 | 第63-64页 |
| 5 流水线ADC关键电路设计 | 第64-87页 |
| ·采样开关设计 | 第64-69页 |
| ·开关的非理想因素 | 第64-66页 |
| ·CMOS开关设计 | 第66-67页 |
| ·栅压自举开关设计 | 第67-69页 |
| ·采样保持电路设计 | 第69-76页 |
| ·采样保持电路结构选取 | 第69-71页 |
| ·运放共模反馈与偏置 | 第71-74页 |
| ·采样保持电路的仿真 | 第74-76页 |
| ·Sub-ADC电路 | 第76-83页 |
| ·参考电压产生电路 | 第76-78页 |
| ·比较器 | 第78-83页 |
| ·MDAC电路 | 第83-85页 |
| ·时钟分配电路 | 第85-86页 |
| ·本章小结 | 第86-87页 |
| 6 结论与展望 | 第87-88页 |
| 参考文献 | 第88-92页 |
| 申请学位期间的研究成果及发表的学术论文 | 第92-93页 |
| 致谢 | 第93页 |
