| 摘要 | 第1-7页 |
| ABSTRACT | 第7-10页 |
| 英文缩略语说明表 | 第10-17页 |
| 第一章 绪论 | 第17-23页 |
| ·课题背景及研究意义 | 第17-19页 |
| ·国内外发展现状 | 第19-20页 |
| ·IP 核的概念与意义 | 第20-21页 |
| ·本文的研究内容及结构安排 | 第21-23页 |
| 第二章 BCH 码理论基础与 NAND FLASH 介绍 | 第23-35页 |
| ·BCH 码理论基础 | 第23-29页 |
| ·BCH 码数学基础 | 第23-25页 |
| ·BCH 码原理介绍 | 第25-29页 |
| ·NAND FLASH 存储器介绍 | 第29-33页 |
| ·Flash 存储器分类 | 第29-30页 |
| ·NAND Flash 存储器原理 | 第30-31页 |
| ·NAND Flash 存储器分类 | 第31-32页 |
| ·NAND Flash 存储器组织结构 | 第32-33页 |
| ·本章小结 | 第33-35页 |
| 第三章 BCH IP 设计需求与软件实现 | 第35-47页 |
| ·BCH IP 的总体设计需求 | 第35-42页 |
| ·AC4 安全芯片介绍 | 第35-38页 |
| ·BCH IP 的参数设计 | 第38-42页 |
| ·BCH IP 软件实现 | 第42-45页 |
| ·本章小结 | 第45-47页 |
| 第四章 BCH IP 的硬件设计实现 | 第47-75页 |
| ·BCH 编码器模块设计 | 第47-53页 |
| ·BCH 编码实现方案的比较 | 第47-51页 |
| ·BCH 编码器模块实现结果 | 第51-53页 |
| ·BCH 解码器模块设计 | 第53-67页 |
| ·伴随式模块设计 | 第53-56页 |
| ·错误位置多项式模块设计 | 第56-62页 |
| ·钱搜索模块设计 | 第62-65页 |
| ·BCH 解码器模块实现结果 | 第65-67页 |
| ·BCH 控制模块设计 | 第67-71页 |
| ·控制模块总体设计 | 第67-68页 |
| ·编码模块写页操作的控制实现 | 第68-70页 |
| ·解码模块读页操作的控制实现 | 第70-71页 |
| ·BCH IP 总体硬件设计 | 第71-74页 |
| ·寄存器描述 | 第72-74页 |
| ·本章小结 | 第74-75页 |
| 第五章 BCH IP 的优化方案研究 | 第75-85页 |
| ·基于贪婪算法的面积优化设计 | 第76-81页 |
| ·基于贪婪算法优化电路 | 第76-80页 |
| ·改进贪婪算法在应用中的优化 | 第80-81页 |
| ·基于平衡树结构的时延优化设计 | 第81-83页 |
| ·本章小结 | 第83-85页 |
| 第六章 BCH IP 的验证和 ASIC 设计 | 第85-101页 |
| ·验证策略 | 第85页 |
| ·RTL 级功能仿真 | 第85-88页 |
| ·BCH IP 的 FPGA 验证 | 第88-93页 |
| ·FPGA 验证环境 | 第88-90页 |
| ·FPGA 验证具体实现 | 第90-91页 |
| ·FPGA 测试方案与结果 | 第91-93页 |
| ·BCH IP 的 ASIC 设计 | 第93-100页 |
| ·ASIC 逻辑综合 | 第94-97页 |
| ·综合后验证 | 第97-98页 |
| ·ASIC 版图设计 | 第98-100页 |
| ·本章小结 | 第100-101页 |
| 第七章 研究工作总结及展望 | 第101-105页 |
| ·研究工作总结 | 第101-103页 |
| ·研究工作展望 | 第103-105页 |
| 参考文献 | 第105-109页 |
| 致谢 | 第109-111页 |
| 攻读硕士学位期间已发表或录用的论文 | 第111页 |