基于ATE的百万门级FPGA测试方法的研究
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-12页 |
| 第一章 绪论 | 第12-20页 |
| ·FPGA 器件目前研究概况 | 第12-14页 |
| ·本课题研究方向 | 第14-16页 |
| ·研究内容和技术途径 | 第16-20页 |
| 第二章 该型号百万门级 FPGA 结构及特点 | 第20-44页 |
| ·该型号百万门级 FPGA 主要结构介绍 | 第20-23页 |
| ·CLB 可编程逻辑模块 | 第23-28页 |
| ·IOB 可编程输入输出模块 | 第28-31页 |
| ·块状 SelectRAM | 第31-32页 |
| ·DCM 数字时钟管理器 | 第32-34页 |
| ·乘法器 | 第34-35页 |
| ·内部互联线结构 | 第35-37页 |
| ·该型号 FPGA 的配置 | 第37-43页 |
| ·本章小结 | 第43-44页 |
| 第三章 FPGA 测试理论分析 | 第44-65页 |
| ·穷举测试 | 第44页 |
| ·路径扫描测试 | 第44-46页 |
| ·存储器测试 | 第46-50页 |
| ·故障模型 | 第46-48页 |
| ·存储器的测试算法 | 第48-50页 |
| ·内建自测试 BIST | 第50-54页 |
| ·测试向量的生成 | 第51-54页 |
| ·边界扫描测试 | 第54-59页 |
| ·边界扫描的结构 | 第55-57页 |
| ·控制器的状态 | 第57-58页 |
| ·指令集 | 第58-59页 |
| ·内部互联线的故障模型 | 第59-64页 |
| ·故障测试目标 | 第60-61页 |
| ·测试方法的讨论 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第四章 该型号 FPGA 测试方法研究 | 第65-83页 |
| ·CLB 模块的功能测试 | 第66-73页 |
| ·测试进位链功能 | 第66-68页 |
| ·CLB 中 LUT、ROM、RAM 的测试 | 第68-73页 |
| ·寄存器的测试 | 第73页 |
| ·BRAM 模块功能测试 | 第73-74页 |
| ·乘法器模块功能测试 | 第74-75页 |
| ·IOB 的测试 | 第75-78页 |
| ·内部互联线的测试 | 第78-81页 |
| ·本章小结 | 第81-83页 |
| 第五章 ATE 实现过程及结果 | 第83-112页 |
| ·测试机台简介 | 第83-92页 |
| ·测试系统的硬件结构 | 第83-87页 |
| ·测试系统的软件结构 | 第87-92页 |
| ·测试实现过程 | 第92-111页 |
| ·与测试设备的接口 | 第93-94页 |
| ·下载配置方式 | 第94-97页 |
| ·配置数据流的生成 | 第97-102页 |
| ·在配置过程中的问题 | 第102-111页 |
| ·本章小结 | 第111-112页 |
| 第六章 结论 | 第112-114页 |
| ·本文的主要贡献 | 第112-113页 |
| ·展望 | 第113-114页 |
| 致谢 | 第114-115页 |
| 参考文献 | 第115-117页 |
