| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第1章 绪论 | 第10-16页 |
| ·论文的背景、研究目的和意义 | 第10-11页 |
| ·现代无线通信的干扰和抗干扰技术 | 第11-13页 |
| ·无线通信中的干扰 | 第11-12页 |
| ·扩频通信抗干扰技术 | 第12-13页 |
| ·干扰与抗干扰的发展 | 第13页 |
| ·跳频通信技术的研究状况和发展趋势 | 第13-15页 |
| ·论文研究的主要内容 | 第15-16页 |
| 第2章 跳频通信原理 | 第16-29页 |
| ·跳频通信的基本理论 | 第16-19页 |
| ·扩频通信理论基础 | 第16-17页 |
| ·扩频通信的工作原理及工作方式 | 第17-19页 |
| ·跳频通信系统组成及数学模型 | 第19-22页 |
| ·跳频通信系统组成 | 第19-20页 |
| ·跳频系统信号模型分析 | 第20-22页 |
| ·跳频通信抗干扰能力、技术指标分析 | 第22-28页 |
| ·跳频系统技术指标分析 | 第22-24页 |
| ·跳频通信系统的主要特点及抗干扰能力 | 第24-28页 |
| ·本章小结 | 第28-29页 |
| 第3章 RS码和m跳频序列的设计及仿真分析 | 第29-49页 |
| ·跳频序列的基础理论 | 第29-34页 |
| ·跳频序列的作用 | 第29页 |
| ·跳频序列的性能参数 | 第29-33页 |
| ·跳频序列的设计要求 | 第33-34页 |
| ·m伪随机序列码特点及其跳频序列设计构造 | 第34-39页 |
| ·m序列的性质特点 | 第34-35页 |
| ·m序列构造设计跳频序列 | 第35-38页 |
| ·m跳频序列性能分析 | 第38-39页 |
| ·RS伪随机序列及其跳频序列设计构造 | 第39-47页 |
| ·伽罗华域 | 第39-41页 |
| ·RS码的基本特性及跳频序列设计构造 | 第41-46页 |
| ·RS码跳频序列性能仿真及分析 | 第46-47页 |
| ·RS码序列和m序列构造跳频序列性能对比 | 第47-48页 |
| ·本章小结 | 第48-49页 |
| 第4章 跳频频率合成器的方案选择和设计 | 第49-69页 |
| ·频率合成器的基本概念和方法 | 第49-51页 |
| ·频率合成器的基本概念 | 第49-50页 |
| ·频率合成器的方法 | 第50-51页 |
| ·两种实用直接数字频率合成器(DDS)实现方案的设计分析 | 第51-56页 |
| ·DDS的工作原理和性能特点 | 第51-54页 |
| ·DDS的两种实现方案设计分析 | 第54-56页 |
| ·三种DDS/PLL组合频率合成实现方案的设计分析 | 第56-60页 |
| ·环外混频式DDS/PLL频率合成器设计分析 | 第56-57页 |
| ·DDS激励PLL的频率合成器设计分析 | 第57-58页 |
| ·环内插入混频DDS/PLL频率合成器设计分析 | 第58-60页 |
| ·超短波高速跳频频率合成器的主要技术指标要求 | 第60-61页 |
| ·本系统方案的选定及论证 | 第61-62页 |
| ·频率合成器的架构选择 | 第61页 |
| ·数据处理和控制系统选择 | 第61-62页 |
| ·跳频序列的选择 | 第62页 |
| ·系统组成及主要器件 | 第62-68页 |
| ·本章小结 | 第68-69页 |
| 第5章 系统硬件电路设计和软件设计 | 第69-96页 |
| ·系统硬件电路 | 第69页 |
| ·系统工作原理 | 第69-70页 |
| ·系统主要模块单元硬件电路设计 | 第70-82页 |
| ·增强型SPI_ctr串行接口控制器的设计 | 第70-75页 |
| ·DDS部分电路 | 第75-76页 |
| ·DSP处理器部分电路 | 第76-78页 |
| ·FPGA配置部分电路设计 | 第78-80页 |
| ·电源部分电路 | 第80-82页 |
| ·RS(1023，2)码跳频序列的设计 | 第82-84页 |
| ·跳频信号的输出及软件编程控制 | 第84-92页 |
| ·跳频信号的输出原理 | 第84-85页 |
| ·跳频信号输出软件编程控制 | 第85-92页 |
| ·DSP处理器对Flash存储器的编程操作 | 第92-93页 |
| ·系统电路设计中应注意事项 | 第93-95页 |
| ·本章小结 | 第95-96页 |
| 结论 | 第96-98页 |
| 参考文献 | 第98-102页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第102-103页 |
| 致谢 | 第103页 |