| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·多内核技术及国内外发展现状 | 第9-10页 |
| ·多内核技术研究遇到的问题 | 第10-11页 |
| ·本文在课题中的工作 | 第11页 |
| ·论文结构 | 第11-13页 |
| 第二章 开发环境和软硬件平台 | 第13-19页 |
| ·硬件平台 | 第13-17页 |
| ·XD-MPSoC 16-64 多内核仿真仪 | 第13-14页 |
| ·Nios II处理器 | 第14-16页 |
| ·SOPC技术和开发流程 | 第16-17页 |
| ·软件平台 | 第17-19页 |
| 第三章 16 内核SOPC系统的配置 | 第19-33页 |
| ·单核SOPC系统架构 | 第19-25页 |
| ·系统架构 | 第19-20页 |
| ·系统组件 | 第20-24页 |
| ·系统参数设置 | 第24-25页 |
| ·单核SOPC系统顶层 | 第25-26页 |
| ·16 内核SOPC系统构架 | 第26-31页 |
| ·Nios II多内核系统的分类 | 第26-28页 |
| ·16 内核SOPC系统设置 | 第28-30页 |
| ·16 核SOPC系统 | 第30-31页 |
| ·16 内核SOPC系统验证程序 | 第31-33页 |
| 第四章 16 内核SOPC系统通信方案 | 第33-45页 |
| ·16 节点NoC网络 | 第33-36页 |
| ·路由结构 | 第33-34页 |
| ·路由算法 | 第34-36页 |
| ·16 内核Nios II系统与NoC网络整合 | 第36-39页 |
| ·Avalon总线信号 | 第36页 |
| ·路由信号的连接 | 第36-38页 |
| ·路由信号与Avalon总线的时序 | 第38-39页 |
| ·16 内核路由系统顶层 | 第39-40页 |
| ·编译报告 | 第40-41页 |
| ·16 内核Nios II系统通信验证程序设计 | 第41-45页 |
| ·程序结构 | 第41-42页 |
| ·程序主要部分 | 第42-45页 |
| 第五章 16 内核SOPC 系统测试 | 第45-55页 |
| ·Nios II系统中断时延测试 | 第45-47页 |
| ·测试方案 | 第45页 |
| ·测试程序 | 第45-46页 |
| ·测试数据统计 | 第46-47页 |
| ·注入率测试 | 第47-49页 |
| ·NoC网络测试模型 | 第47-48页 |
| ·测试数据的生成 | 第48页 |
| ·测试结果分析 | 第48-49页 |
| ·数据流图测试 | 第49-55页 |
| ·同步数据流图 | 第49-50页 |
| ·MP3 解码器数据流图 | 第50-51页 |
| ·3GPP-LTE 4×2 MIMO系统接收端数据流图 | 第51-52页 |
| ·测试结果 | 第52-55页 |
| 第六章 结论 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |
| 作者在读期间的研究成果 | 第61-62页 |