基于子集迭代相交算法的脱机式逻辑综合系统的设计与实现
表目录 | 第1-8页 |
图目录 | 第8-9页 |
摘要 | 第9-10页 |
ABSTRACT | 第10-11页 |
第一章 绪论 | 第11-15页 |
·课题背景 | 第11-12页 |
·国内外芯片解析技术研究现状 | 第12-13页 |
·课题意义及主要完成工作 | 第13页 |
·论文组织与结构 | 第13-14页 |
·小结 | 第14-15页 |
第二章 逻辑综合理论研究 | 第15-29页 |
·逻辑综合技术概述 | 第15-16页 |
·寄存器传输级描述 | 第15页 |
·约束条件 | 第15-16页 |
·属性描述 | 第16页 |
·工艺库 | 第16页 |
·逻辑综合基本步骤 | 第16-17页 |
·逻辑综合基本概念与运算 | 第17-20页 |
·逻辑综合基本概念 | 第17-19页 |
·多维体基本运算 | 第19-20页 |
·逻辑综合技术应用分析 | 第20-21页 |
·经典逻辑综合算法的研究与分析 | 第21-28页 |
·PI集合求解算法研究与分析 | 第21-27页 |
·EPI集合求解算法研究与分析 | 第27-28页 |
·小结 | 第28-29页 |
第三章 子集迭代相交算法 | 第29-38页 |
·脱机式芯片解析数据特性 | 第29-30页 |
·集合锐积分块处理策略 | 第30-31页 |
·DeMorgan分块处理策略 | 第31-34页 |
·子集自相容策略 | 第34-35页 |
·基于自相容的子集迭代相交算法 | 第35-37页 |
·小结 | 第37-38页 |
第四章 逻辑综合系统总体结构 | 第38-42页 |
·逻辑综合系统总体设计 | 第38-39页 |
·逻辑综合系统总体设计方案 | 第38页 |
·逻辑综合系统组成结构 | 第38-39页 |
·逻辑综合系统主要功能模块介绍 | 第39-40页 |
·数据预处理模块 | 第39-40页 |
·数据压缩模块 | 第40页 |
·最小覆盖求解模块 | 第40页 |
·逻辑综合系统工作流程 | 第40-41页 |
·小结 | 第41-42页 |
第五章 逻辑综合系统的实现 | 第42-61页 |
·数据预处理模块的实现 | 第42-46页 |
·数据格式转换模块的实现 | 第42-44页 |
·阵列分离模块的实现 | 第44-46页 |
·数据压缩模块的实现 | 第46-50页 |
·基于子集迭代相交算法的数据压缩流程 | 第46-48页 |
·数据集合自相容与取补的实现 | 第48-50页 |
·最小覆盖生成模块的实现 | 第50-54页 |
·分布式数据处理 | 第54-60页 |
·数据处理技术概述 | 第54-57页 |
·分布式数据处理方案的实现 | 第57-60页 |
·小结 | 第60-61页 |
第六章 逻辑综合系统测试 | 第61-65页 |
·系统测试环境 | 第61页 |
·系统功能测试 | 第61-62页 |
·系统性能测试 | 第62-63页 |
·离散数据处理测试分析 | 第63页 |
·分布式数据处理测试分析 | 第63页 |
·小结 | 第63-65页 |
结束语 | 第65-67页 |
参考文献 | 第67-70页 |
作者简历 攻读硕士学位期间完成的主要工作 | 第70-71页 |
致谢 | 第71页 |