某告警雷达信号处理理论分析与系统设计
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-10页 |
| ·研究背景和意义 | 第7-8页 |
| ·国内外研究概况 | 第8页 |
| ·本文的主要工作 | 第8-10页 |
| 第二章 XXX 导弹探测方法及其告警雷达系统设计 | 第10-20页 |
| ·XXX 导弹的工作原理及组成 | 第10-11页 |
| ·XXX 导弹及其回波的特点 | 第11-12页 |
| ·XXX 导弹的特点 | 第11页 |
| ·XXX 导弹回波信号的特点 | 第11-12页 |
| ·高速 XXX 导弹的 RCS 模型 | 第12-15页 |
| ·VHF/UHF 波段雷达截面积 | 第12-13页 |
| ·XXX 导弹 RCS 估计 | 第13-15页 |
| ·XXX 导弹告警雷达系统设计 | 第15-17页 |
| ·XXX 导弹告警雷达系统性能分析 | 第17-20页 |
| 第三章 告警雷达信号处理技术 | 第20-31页 |
| ·发射信号波形的选择 | 第20页 |
| ·脉冲压缩处理 | 第20-24页 |
| ·线性调频脉压的基本原理 | 第20-22页 |
| ·脉压滤波器的设计 | 第22-24页 |
| ·脉冲积累处理 | 第24-27页 |
| ·脉冲积累理论 | 第24-26页 |
| ·相参积累仿真分析 | 第26-27页 |
| ·目标加速度补偿 | 第27-28页 |
| ·恒虚警检测 | 第28-31页 |
| ·噪声电平CFAR 检测器 | 第28-29页 |
| ·单元平均CFAR 检测器 | 第29-31页 |
| 第四章 告警雷达信号处理机设计与系统测试 | 第31-44页 |
| ·处理机硬件设计 | 第31-32页 |
| ·处理机软件设计 | 第32-39页 |
| ·FPGA 程序设计 | 第32-33页 |
| ·DSP1/DSP2 程序设计 | 第33-36页 |
| ·DSP0 程序设计 | 第36页 |
| ·程序加载模块设计 | 第36-39页 |
| ·测试数据分析与处理 | 第39-44页 |
| 结束语 | 第44-45页 |
| 附录:信号处理机的印制板图和实物照片 | 第45-46页 |
| 致谢 | 第46-47页 |
| 参考文献 | 第47-49页 |
| 作者在读期间的科研成果 | 第49-50页 |