| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·概述 | 第8-9页 |
| ·智能同步开关国内外发展现状及研究背景 | 第9-10页 |
| ·国内外发展现状 | 第9页 |
| ·研究背景 | 第9-10页 |
| ·本论文的研究内容 | 第10-12页 |
| 第二章 基于 Nios Ⅱ软核 CPU的 SOPC系统设计 | 第12-17页 |
| ·SOPC技术概述 | 第12-13页 |
| ·SOC片上系统 | 第12-13页 |
| ·SOPC及其技术 | 第13页 |
| ·Nios Ⅱ软核处理器 | 第13-15页 |
| ·Nios Ⅱ软核 CPU特性及结构 | 第13-14页 |
| ·Nios Ⅱ软核 CPU的优势 | 第14-15页 |
| ·基于 Nios Ⅱ软核处理器的 SOPC软硬件设计 | 第15-17页 |
| ·Nios Ⅱ软核 CPU与 SOPC | 第15-16页 |
| ·基于 Nios Ⅱ的 SOPC系统开发流程 | 第16-17页 |
| 第三章 系统综述及方案设计 | 第17-23页 |
| ·智能同步开关分析研究 | 第17-19页 |
| ·同步开关智能化概述 | 第17-18页 |
| ·智能同步开关工作原理 | 第18-19页 |
| ·智能同步开关总体方案设计 | 第19-23页 |
| ·功能分析 | 第19页 |
| ·系统方案论证 | 第19-21页 |
| ·系统总体方案设计 | 第21-23页 |
| 第四章 系统算法及理论分析 | 第23-32页 |
| ·智能同步开关控制算法分析 | 第23-28页 |
| ·智能开关同步分合理论 | 第23-25页 |
| ·智能同步开关关键技术分析 | 第25-27页 |
| ·智能同步开关相关算法研究 | 第27-28页 |
| ·系统电参数监控算法分析 | 第28-30页 |
| ·数字 FIR滤波器的基本原理及特点 | 第30-32页 |
| ·FIR滤波器的基本概念 | 第30页 |
| ·FIR滤波器的线性相位特性 | 第30-32页 |
| 第五章 系统硬件设计 | 第32-57页 |
| ·智能同步开关 Nios Ⅱ硬件系统整体设计 | 第32-33页 |
| ·Nios Ⅱ系统平台构建 | 第33-35页 |
| ·Flash存储器 | 第33页 |
| ·SDRAM存储器 | 第33页 |
| ·时钟及PLL电路 | 第33-34页 |
| ·编程与调试接口电路 | 第34-35页 |
| ·Nios Ⅱ系统电源电路 | 第35页 |
| ·系统外围硬件电路设计 | 第35-42页 |
| ·交流信号采集电路 | 第35-38页 |
| ·环境温度和操作电压采集电路 | 第38-41页 |
| ·外部通讯电路 | 第41-42页 |
| ·定制外设 IP核设计 | 第42-53页 |
| ·FIR数字滤波模块设计 | 第42-45页 |
| ·ADC外设IP核设计 | 第45-47页 |
| ·I~2C外设IP核设计 | 第47-52页 |
| ·智能同步开关控制外设IP核设计 | 第52-53页 |
| ·Nios Ⅱ系统集成 | 第53-57页 |
| ·Nios Ⅱ系统的IP模块定制 | 第53-55页 |
| ·集成 Nios Ⅱ系统到Quartus Ⅱ | 第55-57页 |
| 第六章 系统软件设计 | 第57-71页 |
| ·系统软件体系结构 | 第57-59页 |
| ·Nios Ⅱ IDE工程结构 | 第57页 |
| ·智能同步开关软件系统结构设计 | 第57-58页 |
| ·嵌入式实时操作系统选择 | 第58-59页 |
| ·HAL硬件抽象层系统库与设备驱动开发 | 第59-61页 |
| ·HAL硬件抽象层概述 | 第59-60页 |
| ·硬件抽象层(HAL)通用设备模型 | 第60页 |
| ·HAL设备驱动开发 | 第60-61页 |
| ·用户程序设计 | 第61-68页 |
| ·系统任务划分与优先级分配 | 第62-63页 |
| ·具体任务实现 | 第63-67页 |
| ·Nios Ⅱ中断处理机制 | 第67-68页 |
| ·Nios Ⅱ DE编译环境及调试说明 | 第68-71页 |
| 第七章 系统仿真与工作总结 | 第71-76页 |
| ·智能同步开关系统仿真 | 第71-74页 |
| ·工作总结 | 第74页 |
| ·不足与完善 | 第74-75页 |
| ·结束语 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 发表论文 | 第78-79页 |
| 致谢 | 第79-80页 |