基于并行存储的任意波形合成模块设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 引言 | 第10-17页 |
| ·任意波形合成方法的研究背景 | 第10-12页 |
| ·任意波形合成方法的研究现状 | 第12-14页 |
| ·本文主要工作 | 第14-15页 |
| ·本文章节安排 | 第15-17页 |
| 第二章 整体设计方案 | 第17-27页 |
| ·频率合成技术 | 第17-21页 |
| ·DDFS 合成波形原理分析 | 第17-19页 |
| ·DDWS 合成波形原理分析 | 第19-20页 |
| ·波形合成的误差分析 | 第20-21页 |
| ·多路并行存储技术分析 | 第21-24页 |
| ·并串转换方法分析 | 第24-25页 |
| ·波形合成总体方案设计 | 第25-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 硬件电路系统设计 | 第27-43页 |
| ·数模转换电路设计 | 第27-36页 |
| ·实现高速数模转换的关键技术 | 第27-32页 |
| ·实现低速数模转换的关键技术 | 第32-36页 |
| ·存储器电路设计 | 第36-38页 |
| ·FPGA 配置电路设计 | 第38-40页 |
| ·电源电路设计 | 第40-41页 |
| ·硬件电路总体结构 | 第41-42页 |
| ·原理图与PCB 的绘制 | 第42页 |
| ·本章小结 | 第42-43页 |
| 第四章 FPGA 内部关键模块设计 | 第43-56页 |
| ·地址译码模块与地址扩展模块设计 | 第43-45页 |
| ·DDS 模块设计 | 第45-47页 |
| ·储器接口模块设计 | 第47-49页 |
| ·并串转换模块设计 | 第49-52页 |
| ·脉冲调制模块设计 | 第52-53页 |
| ·序列波形模块设计 | 第53-55页 |
| ·本章小结 | 第55-56页 |
| 第五章 驱动程序设计 | 第56-63页 |
| ·监控程序工作流程 | 第56-57页 |
| ·普通波形生成程序的设计 | 第57-59页 |
| ·触发波形生成程序的设计 | 第59-60页 |
| ·序列波形生成程序的设计 | 第60-62页 |
| ·方波生成程序的设计 | 第62页 |
| ·本章小结 | 第62-63页 |
| 第六章 调试与测试 | 第63-68页 |
| ·电路调试 | 第63-65页 |
| ·电源模块调试 | 第63页 |
| ·FPGA 调试 | 第63-64页 |
| ·ZBT RAM 读写调试 | 第64页 |
| ·DDS 累加器模块调试 | 第64页 |
| ·DAC 模块及其控制电路调试 | 第64-65页 |
| ·功能与指标测试 | 第65-67页 |
| ·波形输出功能测试 | 第65页 |
| ·输出信号指标验证 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第七章 结论和展望 | 第68-69页 |
| 致谢 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 附录 | 第72-74页 |
| 攻硕期间取得的研究成果 | 第74-75页 |
