| 摘要 | 第1-5页 |
| ABSTRACT | 第5-15页 |
| 第一章 引言 | 第15-19页 |
| ·ADC 的现实意义及研究背景 | 第15-16页 |
| ·ADC 的发展现状及趋势 | 第16-18页 |
| ·论文内容及组织结构 | 第18-19页 |
| 第二章 ADC 的性能指标与几种常见结构 | 第19-32页 |
| ·理想ADC 与固有量化误差 | 第19-20页 |
| ·ADC 的静态指标和动态指标 | 第20-27页 |
| ·失调误差 | 第20-21页 |
| ·增益误差 | 第21页 |
| ·微分非线性 | 第21-22页 |
| ·积分非线性与绝对误差 | 第22-23页 |
| ·孔径误差 | 第23-24页 |
| ·信噪比 | 第24-25页 |
| ·信号噪声失真比 | 第25页 |
| ·有效位数 | 第25-26页 |
| ·动态范围与无杂散动态范围 | 第26-27页 |
| ·几种不同结构的ADC 概述 | 第27-31页 |
| ·高速低精度的Flash ADC | 第27-28页 |
| ·Semi-Flash ADC | 第28-29页 |
| ·低速高精度的SAR ADC | 第29-30页 |
| ·高速高精度的Pipelined ADC | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 高速高精度流水线ADC 的总体方案设计 | 第32-48页 |
| ·Pipelined ADC 的单级内部结构与信号链分析 | 第32-37页 |
| ·冗余量程与数字矫正 | 第37-38页 |
| ·1.5 位每级的信号传输及对电路的性能要求 | 第38-42页 |
| ·3.5 位每级的信号传输及对电路的性能要求 | 第42-43页 |
| ·流水线ADC 的子级分辨率划分 | 第43-44页 |
| ·多比特位每级的流水线ADC 的行为模型与误差分析 | 第44-47页 |
| ·流水线ADC 的行为模型 | 第44-45页 |
| ·考虑关键因素时流水线ADC 的误差模型 | 第45-46页 |
| ·速度与精度的分析及对应电路指标 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 第四章 高增益高带宽运算放大器设计与仿真 | 第48-61页 |
| ·运放结构的对比分析与选择 | 第48-53页 |
| ·套筒式运放 | 第48-49页 |
| ·两级运放 | 第49-51页 |
| ·带增益增强运放的折叠式共源共栅运放 | 第51-53页 |
| ·跨导式运算放大器的电路设计与仿真 | 第53-57页 |
| ·折叠式共源共栅主运放的设计与仿真 | 第53-54页 |
| ·PMOS 端增益增强运放GEP 的设计与仿真 | 第54-56页 |
| ·NMOS 端增益增强运放GEN 的设计与仿真 | 第56-57页 |
| ·偏置电路与共模反馈电路 | 第57-59页 |
| ·高增益高带宽运放测试 | 第59-60页 |
| ·本章小结 | 第60-61页 |
| 第五章 高速高精度流水线ADC 的系统实现与性能仿真 | 第61-83页 |
| ·高速高精度ADC 的系统原理图 | 第61-63页 |
| ·两相不交叠的200MHz 时钟与仿真 | 第63-67页 |
| ·系统要求的四路时钟信号 | 第63-64页 |
| ·基于RS 触发器的两相不交叠时钟 | 第64-66页 |
| ·电路设计与仿真 | 第66-67页 |
| ·采样开关和采样保持电路 | 第67-73页 |
| ·MOS 开关 | 第68-71页 |
| ·自举开关 | 第71-73页 |
| ·开关性能的仿真测试 | 第73页 |
| ·分辨率为4 的sub-ADC 设计 | 第73-76页 |
| ·MDAC 的设计与仿真 | 第76-80页 |
| ·开关电容电路原理与电荷注入 | 第76-77页 |
| ·实现减法操作的控制电路 | 第77-79页 |
| ·MDAC 电路设计与阶跃信号建立测试 | 第79-80页 |
| ·系统仿真与版图 | 第80-82页 |
| ·本章小结 | 第82-83页 |
| 第六章 结论与展望 | 第83-85页 |
| ·结论 | 第83-84页 |
| ·展望 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-88页 |
| 个人简历、攻读硕士学位期间的研究成果 | 第88-89页 |
