| 摘要 | 第1-11页 |
| ABSTRACT | 第11-13页 |
| 第一章 绪论 | 第13-22页 |
| ·密码学概述 | 第13-14页 |
| ·旁路攻击 | 第14-15页 |
| ·数字集成电路设计方法 | 第15-19页 |
| ·全定制设计流程 | 第15-17页 |
| ·半定制设计流程 | 第17-19页 |
| ·课题研究现状与内容 | 第19-20页 |
| ·国内外研究现状 | 第19-20页 |
| ·课题研究的主要工作 | 第20页 |
| ·本文结构 | 第20-22页 |
| 第二章 功耗分析攻击及其防护方法 | 第22-36页 |
| ·旁路攻击 | 第22-25页 |
| ·功耗分析攻击 | 第25-31页 |
| ·静态互补CMOS 逻辑的功耗特性 | 第25-27页 |
| ·简单功耗分析攻击 | 第27-28页 |
| ·差分功耗分析攻击 | 第28-31页 |
| ·功耗分析攻击防护方法 | 第31-35页 |
| ·DPA 防护技术概述 | 第31-33页 |
| ·伪装（Masking） | 第33-34页 |
| ·解相关（Decorrelation） | 第34-35页 |
| ·小结 | 第35-36页 |
| 第三章 抗功耗分析攻击逻辑的基本原理 | 第36-46页 |
| ·抗功耗分析攻击逻辑的基本特性 | 第36-38页 |
| ·DDCVSL | 第38-42页 |
| ·DDCVSL 逻辑功能描述 | 第39-40页 |
| ·DDCVSL 基本逻辑门 | 第40-42页 |
| ·SABL | 第42-44页 |
| ·SABL 逻辑功能描述 | 第42-43页 |
| ·SABL 基本逻辑门 | 第43-44页 |
| ·小结 | 第44-46页 |
| 第四章 抗功耗分析攻击逻辑标准单元的实现 | 第46-56页 |
| ·标准单元设计实现流程 | 第46-48页 |
| ·标准单元结构设计 | 第48-49页 |
| ·晶体管具体长宽设置 | 第49-50页 |
| ·标准单元的特征描述 | 第50-53页 |
| ·传播延时与输出斜坡时间 | 第50-51页 |
| ·输入引脚电容 | 第51-52页 |
| ·功耗 | 第52页 |
| ·面积 | 第52-53页 |
| ·仿真环境 | 第53-54页 |
| ·标准单元的特征化结果 | 第54-55页 |
| ·小结 | 第55-56页 |
| 第五章 DDCVSL 与SABL 两种逻辑比较分析 | 第56-64页 |
| ·制造工艺对各种逻辑抗功耗分析特性的影响 | 第56-57页 |
| ·逻辑单元比较的评价尺度 | 第57-59页 |
| ·标准功耗偏差（NED） | 第57-58页 |
| ·标准电流偏差（NCD） | 第58页 |
| ·传播延时 | 第58页 |
| ·功耗 | 第58页 |
| ·版图面积 | 第58-59页 |
| ·不同逻辑的仿真结果 | 第59-61页 |
| ·不同逻辑比较分析 | 第61-63页 |
| ·小结 | 第63-64页 |
| 第六章 抗功耗分析攻击密码模块的实现 | 第64-74页 |
| ·基于双轨逻辑的密码模块设计流程 | 第64-70页 |
| ·双轨逻辑与传统半定制设计流程的兼容性 | 第65-66页 |
| ·改进的半定制设计流程 | 第66-68页 |
| ·网表转换 | 第68-69页 |
| ·布局布线 | 第69-70页 |
| ·S-盒密码模块 | 第70-71页 |
| ·S-盒密码模块的实现比较 | 第71-73页 |
| ·小结 | 第73-74页 |
| 第七章 结束语 | 第74-76页 |
| ·全文总结 | 第74-75页 |
| ·未来的研究目标 | 第75-76页 |
| 致谢 | 第76-78页 |
| 参考文献 | 第78-83页 |
| 作者在攻读硕士期间发表的论文 | 第83页 |