| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 引言 | 第8-13页 |
| ·光纤通信 | 第8-9页 |
| ·分接器 | 第9页 |
| ·集成电路的工艺 | 第9-10页 |
| ·国内外研究动态 | 第10-11页 |
| ·设计流程 | 第11-12页 |
| ·论文组织 | 第12-13页 |
| 第二章 SDH系统以及分接结构 | 第13-22页 |
| ·通信系统中的复用技术 | 第13-15页 |
| ·SDH及其复用 | 第15-18页 |
| ·SDH的特点 | 第16页 |
| ·SDH速率等级 | 第16-17页 |
| ·SDH复用结构 | 第17-18页 |
| ·分接器的基本结构 | 第18-22页 |
| ·串行结构分接器 | 第18-19页 |
| ·并行结构分接器 | 第19-20页 |
| ·树型结构分接器 | 第20-22页 |
| 第三章 TSMC 0.18μm 10Gb/s 1:4 分接器 | 第22-43页 |
| ·数字电路性能分析 | 第22-30页 |
| ·CMOS逻辑电路 | 第22-27页 |
| ·触发器 | 第27-30页 |
| ·系统结构描述 | 第30页 |
| ·高速分接单元 | 第30-33页 |
| ·单时钟输入锁存器 | 第30-32页 |
| ·高速分接单元触发器设计 | 第32-33页 |
| ·低速分接单元 | 第33-36页 |
| ·CMOS 动态逻辑 | 第33-35页 |
| ·低速分接单元触发器设计 | 第35-36页 |
| ·分频器设计 | 第36-38页 |
| ·缓冲和输入输出接口设计 | 第38-39页 |
| ·电路仿真结果 | 第39-43页 |
| 第四章 TSMC 0.18μm 20Gb/s 1:2 分接器 | 第43-50页 |
| ·核心电路描述 | 第43-44页 |
| ·输出缓冲 | 第44-45页 |
| ·电路仿真结果 | 第45-50页 |
| 第五章 分接器芯片的版图设计 | 第50-60页 |
| ·版图设计流程 | 第50-51页 |
| ·分接器版图设计考虑要点 | 第51-53页 |
| ·版图设计技术 | 第53-55页 |
| ·叉指晶体管 | 第53-54页 |
| ·对称性的使用 | 第54-55页 |
| ·10Gb/s 1:4 分接器版图及后仿真 | 第55-57页 |
| ·20Gb/s 1:2 分接器版图及后仿真 | 第57-60页 |
| 第六章 分接器芯片的实现及测试 | 第60-69页 |
| ·无生产线集成电路设计和多项目晶圆 | 第60页 |
| ·10Gb/s1:4 分接器测试及结果分析 | 第60-65页 |
| ·20Gb/s1:2 分接器测试及结果分析 | 第65-69页 |
| 第七章 总结 | 第69-70页 |
| 致谢 | 第70-71页 |
| 参考文献 | 第71-73页 |
| 作者简介 | 第73页 |