| 第一章 绪论 | 第1-18页 |
| ·全光网结构及其技术 | 第12-13页 |
| ·全光通信网中的关键技术——光交换技术 | 第13-17页 |
| ·光交换技术的概念 | 第13页 |
| ·光交换技术的特点 | 第13-14页 |
| ·光交换技术的分类 | 第14-15页 |
| ·光突发交换基本原理和概念 | 第15-17页 |
| ·本文主要贡献及内容安排 | 第17-18页 |
| 第二章实 验室OBS系统 | 第18-26页 |
| ·边缘节点 | 第18-19页 |
| ·核心节点 | 第19-21页 |
| ·一般核心节点结构 | 第19-20页 |
| ·实验室核心节点结构 | 第20-21页 |
| ·BHP模型 | 第21-23页 |
| ·BHP帧格式 | 第21-22页 |
| ·BHP的处理流程 | 第22-23页 |
| ·OBS系统中的关键技术—系统定时与内部处理时标 | 第23-25页 |
| ·本章小节 | 第25-26页 |
| 第三章 多DSP并行处理模块原理概述 | 第26-32页 |
| ·通用DSP并行处理结构 | 第26-28页 |
| ·基于链路口方式 | 第26-27页 |
| ·基于共享外部总线方式 | 第27-28页 |
| ·新并行处理结构 | 第28-31页 |
| ·新并行处理结构原理 | 第28页 |
| ·并行结构设计的硬件实现方式 | 第28-29页 |
| ·结构的调整和数据交换举例 | 第29-31页 |
| ·本章小节 | 第31-32页 |
| 第四章 多DSP并行处理模块的原理图设计和PCB设计 | 第32-50页 |
| ·原理图设计细节 | 第32-44页 |
| ·原理图DSP部分的设计原理和相关参数 | 第32-42页 |
| ·外部存储器接口的设计 | 第32-35页 |
| ·主机接口设计 | 第35-40页 |
| ·加载模式设计 | 第40页 |
| ·硬件复位 | 第40-41页 |
| ·DSP芯片JTAG接口的设计 | 第41页 |
| ·外部程序存储器的设计 | 第41-42页 |
| ·原理图FPGA部分的设计 | 第42-43页 |
| ·原理图其它设计 | 第43-44页 |
| ·电源使用设计 | 第43-44页 |
| ·PCB设计 | 第44-48页 |
| ·设计步骤和要点 | 第44-48页 |
| ·布局 | 第44-45页 |
| ·多层PCB的设计 | 第45-48页 |
| ·布线 | 第48页 |
| ·本章小结 | 第48-50页 |
| 第五章 FPGA逻辑设计 | 第50-57页 |
| ·ISE简介 | 第50页 |
| ·FPGA逻辑总体结构 | 第50-51页 |
| ·双向总线的作用和设计实现 | 第51-54页 |
| ·控制信号线的连接关系 | 第52-53页 |
| ·双向的数据总线 | 第53-54页 |
| ·地址译码逻辑 | 第54-55页 |
| ·双端口RAM | 第55-56页 |
| ·本章小节 | 第56-57页 |
| 第六章 DSP软件设计 | 第57-70页 |
| ·VisualDSP++Environment简介 | 第57-58页 |
| ·加载模式和加载文件 | 第58-59页 |
| ·加载代码程序设计 | 第59-68页 |
| ·本地设备初始化 | 第60-61页 |
| ·从机的主机接口初始化 | 第61-62页 |
| ·加载从DSP | 第62-68页 |
| ·配置寄存器 | 第64页 |
| ·读文件中的控制字 | 第64-65页 |
| ·读块头中的标志字 | 第65-66页 |
| ·读地址低字、地址高字 | 第66页 |
| ·读计数值 | 第66页 |
| ·写主机接口DMA配置寄存器 | 第66-67页 |
| ·写主机接口DMA开始页寄存器 | 第67页 |
| ·写主机接口DMA开始地址寄存器 | 第67页 |
| ·根据块头标志字判断数据目的类型 | 第67-68页 |
| ·检测是否最后一个块或有失败标志 | 第68页 |
| ·写信号量寄存器,启动程序 | 第68页 |
| ·测试代码和混合编译 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第七章 全文总结 | 第70-71页 |
| 致谢 | 第71-72页 |
| 参考文献 | 第72-74页 |
| 附录 | 第74-81页 |
| 在学期间的研究成果 | 第81页 |