并行DDS激励PLL的微波捷变频综技术研究
| 第一章 引言 | 第1-13页 |
| ·频率合成技术概述 | 第9页 |
| ·频率合成技术的方法 | 第9-11页 |
| ·本文所做的工作 | 第11-13页 |
| 第二章 频率合成技术的理论基础 | 第13-36页 |
| ·直接数字频率合成技术的理论基础 | 第13-24页 |
| ·DDS的基本原理和组成 | 第13-15页 |
| ·DDS的构成 | 第15-16页 |
| ·DDS输出频谱分析 | 第16-24页 |
| ·锁相环技术的基本原理 | 第24-36页 |
| ·锁相环路的组成及工作原理 | 第24-29页 |
| ·锁相环工作工程的定性分析 | 第29-36页 |
| 第三章 高速跳频源技术的研究 | 第36-43页 |
| ·DDS+PLL的频率合成方案 | 第36-38页 |
| ·DDS于 PLL环外混频的方案 | 第36-37页 |
| ·PLL内嵌 DDS混合方案 | 第37页 |
| ·DDS直接激励 PLL方案 | 第37-38页 |
| ·DDS+DS(倍频)频率合成方案 | 第38-39页 |
| ·DDS阵列频率合成方案 | 第39-40页 |
| ·并行 DDS激励 PLL频率合成方案 | 第40-43页 |
| ·DDS并行激励 PLL捷变微波频率合成方案 | 第41-43页 |
| 第四章 并行 DDS激励 PLL频率源的实验研究 | 第43-68页 |
| ·引言 | 第43-44页 |
| ·方案的论证和可行性分析 | 第44-47页 |
| ·功能实现的可行性分析 | 第45-47页 |
| ·关键器件的选择 | 第47-51页 |
| ·DDS芯片的选择 | 第47-48页 |
| ·鉴相器的选择 | 第48-49页 |
| ·压控振荡器的选择 | 第49页 |
| ·DSP芯片TMS320LF2407A | 第49-51页 |
| ·电路的设计 | 第51-68页 |
| ·DDS的设计 | 第51-54页 |
| ·滤波器设计 | 第54-56页 |
| ·PLL部分的设计 | 第56-61页 |
| ·高速微波开关的设计 | 第61-62页 |
| ·控制部分和系统电源的设计 | 第62-64页 |
| ·系统的设计 | 第64-68页 |
| 第五章 系统的调试和结果分析 | 第68-76页 |
| ·DDS部分的调试 | 第68页 |
| ·锁相环部分的调试 | 第68-69页 |
| ·高速高隔离度开关的调试 | 第69页 |
| ·系统的联调 | 第69-70页 |
| ·DDS杂散的抑制 | 第69-70页 |
| ·放大器对锁相的影响 | 第70页 |
| ·ADF4113的调试 | 第70页 |
| ·测试结果与分析 | 第70-76页 |
| ·杂散的测试结果 | 第70-72页 |
| ·相噪的测试结果 | 第72页 |
| ·跳频规律以及跳频时间的测试结果 | 第72-75页 |
| ·结果分析 | 第75-76页 |
| 第六章 结论 | 第76-78页 |
| ·本文的贡献 | 第76页 |
| ·下一步工作 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 攻硕期间取得的研究成果 | 第80-81页 |
| 附录 | 第81-83页 |
