| 目录 | 第1-7页 |
| 表目录 | 第7-8页 |
| 图目录 | 第8-9页 |
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第11-23页 |
| §1.1 课题研究背景 | 第11页 |
| §1.2 开发指令级并行的传统体系结构 | 第11-15页 |
| ·超标量 | 第13-14页 |
| ·超长指令字 | 第14-15页 |
| §1.3 突破传统的显式并行指令计算 | 第15-20页 |
| ·显式并行指令计算 | 第15-16页 |
| ·EPIC对存储系统的挑战 | 第16-18页 |
| ·开发基于EPIC结构的存储级并行 | 第18-20页 |
| §1.4 课题的研究目标、内容和意义 | 第20-21页 |
| ·课题的研究目标和内容 | 第20页 |
| ·课题的意义 | 第20页 |
| ·本文的结构 | 第20-21页 |
| §1.5 本文的研究成果 | 第21-23页 |
| 第二章 OLSM执行模型的设计与分析 | 第23-36页 |
| §2.1 编译延迟语义 | 第23-24页 |
| §2.2 基本NUAL执行模型 | 第24-26页 |
| ·延迟缓冲执行模型 | 第24-25页 |
| ·延迟停顿执行模型 | 第25页 |
| ·基本锁步执行模型 | 第25-26页 |
| ·执行模型比较 | 第26页 |
| §2.3 基本EPIC执行模型 | 第26-29页 |
| ·基本EPIC执行模型的存储层次 | 第27-28页 |
| ·基本EPIC执行模型的MLP分析 | 第28-29页 |
| §2.4 OLSM执行模型 | 第29-32页 |
| ·OLSM执行模型的存储层次 | 第31页 |
| ·OLSM执行模型的MLP分析 | 第31-32页 |
| §2.5 OLSM执行模型与基本EPIC执行模型的性能比较 | 第32-34页 |
| ·两种模型的MLP_(max)分析比较 | 第32-33页 |
| ·两种模型的MLP_(mean)分析比较 | 第33-34页 |
| §2.6 基于OLSM执行模型的Cache一致性协议 | 第34页 |
| §2.7 小结 | 第34-36页 |
| 第三章 X微处理器Cache一致性协议研究 | 第36-43页 |
| §3.1 总线监听机制和经典MESI协议 | 第36-40页 |
| ·总线监听机制 | 第36-37页 |
| ·经典的MESI协议 | 第37-40页 |
| ·基于WT式Cache的MESI协议 | 第38-39页 |
| ·基于WB式Cache的MESI协议 | 第39-40页 |
| §3.2 X微处理器的存储子系统结构 | 第40-41页 |
| ·X微处理器存储子系统逻辑结构 | 第40-41页 |
| ·总线连接的多处理机结构 | 第41页 |
| §3.3 X微处理器Cache一致性协议的建立 | 第41-42页 |
| §3.4 小结 | 第42-43页 |
| 第四章 X微处理器Cache一致性协议设计与实现 | 第43-78页 |
| §4.1 L1 Cache一致性策略与实现 | 第43-46页 |
| ·L1 Cache一致性策略 | 第43-44页 |
| ·L1 Cache请求 | 第44页 |
| ·FC处理原则 | 第44-45页 |
| ·对监听请求的处理 | 第45页 |
| ·ALAT的一致性 | 第45-46页 |
| §4.2 L2 Cache一致性策略与实现 | 第46-69页 |
| ·L2 Cache的一致性策略 | 第46-52页 |
| ·L2 CacheLine管理策略 | 第46-48页 |
| ·L2 Cache产生的系统请求 | 第48页 |
| ·请求与响应的对应关系 | 第48-49页 |
| ·冲突处理 | 第49-51页 |
| ·L2 Cache对系统总线的请求与总线信息 | 第51页 |
| ·SubOrdering规则 | 第51-52页 |
| ·L2 Cache的一致性策略的实现 | 第52-69页 |
| ·L2 Cache请求处理过程 | 第54-58页 |
| ·L1D/L1I请求处理过程 | 第54-56页 |
| ·系统总线响应命令处理过程 | 第56-57页 |
| ·系统总线监听请求处理过程 | 第57-58页 |
| ·L2 Cache控制结构设计实现 | 第58-69页 |
| ·请求仲裁站 | 第58-59页 |
| ·Tag访问站 | 第59-60页 |
| ·状态位访问站 | 第60-62页 |
| ·数据体访问站 | 第62-63页 |
| ·响应返回站 | 第63页 |
| ·总线请求控制模块 | 第63-65页 |
| ·总线响应控制模块 | 第65-66页 |
| ·总线监听控制模块 | 第66-67页 |
| ·时钟域转换模块 | 第67-69页 |
| §4.3 SBI数据一致性 | 第69-76页 |
| ·总线协议概述 | 第69-71页 |
| ·总线事务 | 第71-73页 |
| ·数据一致性策略 | 第73-76页 |
| ·Memory Read事务 | 第73-74页 |
| ·Memory Read&Invalidate事务 | 第74-75页 |
| ·Memory Write事务 | 第75页 |
| ·冲突处理策略 | 第75-76页 |
| §4.4 小结 | 第76-78页 |
| 第五章 一致性协议模拟验证和关键部件时延分析 | 第78-85页 |
| §5.1 Cache一致性的模拟验证 | 第78-83页 |
| ·L2 Cache级模拟验证模型 | 第79-80页 |
| ·L1-L2 Cache级模拟验证模型 | 第80-81页 |
| ·芯片级模拟验证模型 | 第81-83页 |
| §5.2 主要部件时延分析结果 | 第83-84页 |
| §5.3 小结 | 第84-85页 |
| 第六章 结束语 | 第85-87页 |
| §6.1 主要工作及贡献 | 第85-86页 |
| ·本文主要工作 | 第85-86页 |
| ·本文的贡献 | 第86页 |
| §6.2 工作展望 | 第86-87页 |
| 致谢 | 第87-88页 |
| 附录A：攻读硕士期间发表的论文 | 第88-89页 |
| 附录B：攻读硕士期间参加的科研项目 | 第89-90页 |
| 参考文献 | 第90-93页 |
