表目录 | 第1-8页 |
图目录 | 第8-10页 |
摘要 | 第10-11页 |
ABSTRACT | 第11-13页 |
第一章 绪论 | 第13-20页 |
·CT 技术概述 | 第13-14页 |
·重建加速技术概述 | 第14-16页 |
·CT 重建算法 | 第14页 |
·CT 重建加速方法 | 第14-16页 |
·基于 FPGA 的加速方法 | 第16页 |
·课题研究背景与意义 | 第16-17页 |
·课题研究背景 | 第16-17页 |
·课题研究意义 | 第17页 |
·国内外研究现状 | 第17-18页 |
·论文研究的主要内容和安排 | 第18-20页 |
第二章 基于 FPGA 的 FDK 算粒提取及实现方案研究 | 第20-33页 |
·锥束重建 FDK 解析算法 | 第20-22页 |
·FDK 算法原理 | 第20-21页 |
·FDK 算粒分解 | 第21页 |
·FDK 算粒并行性分析 | 第21-22页 |
·FDK 算粒在 FPGA 上实现方法的研究分析 | 第22-27页 |
·投影加权算粒实现方法的研究分析 | 第22-23页 |
·滤波算粒实现方法的研究分析 | 第23-25页 |
·反投影算粒插值方法的研究分析 | 第25-27页 |
·FDK 算法在FPGA 上实现的关键技术 | 第27-32页 |
·数据传输及处理策略 | 第27-31页 |
·分级定点方法 | 第31-32页 |
·本章小结 | 第32-33页 |
第三章 FDK 算粒关键模块的FPGA 实现与验证 | 第33-52页 |
·算粒的电路实现 | 第33-41页 |
·投影加权的设计与实现 | 第33-34页 |
·高速FIR 滤波器的FPGA 实现 | 第34-36页 |
·反投影无等待流水线设计与实现 | 第36-40页 |
·循环归约的设计与实现 | 第40-41页 |
·数据接口及逻辑状态控制模块的设计与实现 | 第41-45页 |
·高速DDR2 数据接口的FPGA 实现 | 第41-43页 |
·逻辑状态控制模块的设计与实现 | 第43-45页 |
·FPGA 资源的优化实现 | 第45-48页 |
·查找表优化设计及实现 | 第45-46页 |
·降低除法计算量的改进及实现 | 第46-48页 |
·实验结果与分析 | 第48-51页 |
·硬件算法运行结果精度分析 | 第48-49页 |
·硬件实现加速效果分析 | 第49-51页 |
·本章小结 | 第51-52页 |
第四章 基于FPGA 的SART 算粒提取及实现方案研究 | 第52-60页 |
·联合代数迭代重建SART 算法 | 第52-55页 |
·SART 算法原理 | 第52-54页 |
·SART 算粒分解 | 第54-55页 |
·基于FPGA 的SART 算法实现方案 | 第55-57页 |
·基于数据重排的切片迭代 | 第55-56页 |
·存储资源消耗的分析 | 第56-57页 |
·有效迭代次数的研究及仿真验证 | 第57-59页 |
·本章小结 | 第59-60页 |
第五章 SART 算粒关键模块的FPGA 实现与验证 | 第60-70页 |
·浮点运算的实现 | 第60-61页 |
·算粒实现的电路结构 | 第61-66页 |
·正投影估计模块的设计与实现 | 第61-62页 |
·投影修正模块的设计与实现 | 第62-63页 |
·体数据修正模块的设计与实现 | 第63-64页 |
·存储刷新模块的设计与实现 | 第64-65页 |
·状态机的设计与实现 | 第65-66页 |
·实验结果与分析 | 第66-68页 |
·硬件算法的运行结果 | 第66-67页 |
·硬件实现加速效果分析 | 第67-68页 |
·本章小结 | 第68-70页 |
第六章 基于FPGA 的重建原型样机方案设计 | 第70-75页 |
·算粒的属性分析 | 第70-71页 |
·基于FPGA 的原型样机方案设计 | 第71-74页 |
·基于FPGA 的硬核化 | 第71页 |
·基于算粒的动态重构 | 第71-72页 |
·多处理器件异构处理 | 第72页 |
·多FPGA 并行结构 | 第72-74页 |
·本章小结 | 第74-75页 |
结束语 | 第75-77页 |
一、全文总结 | 第75-76页 |
二、进一步工作 | 第76-77页 |
参考文献 | 第77-81页 |
作者简历 攻读硕士学位期间完成的主要工作 | 第81-82页 |
致谢 | 第82页 |