| 摘要 | 第2-3页 |
| Abstract | 第3页 |
| 1 绪论 | 第7-16页 |
| 1.1 合并单元时钟同步系统的研究背景与意义 | 第7页 |
| 1.2 合并单元时钟同步系统研究现状 | 第7-14页 |
| 1.2.1 智能设备主要时钟同步方式 | 第7-11页 |
| 1.2.2 IEEE1588协议研究现状及发展动态 | 第11-14页 |
| 1.3 国内外基于IEEE1588标准的时钟同步研究现状分析 | 第14页 |
| 1.4 本论文主要工作和内容安排 | 第14-16页 |
| 2 IEEE1588对时基本原理 | 第16-32页 |
| 2.1 PTP时钟属性 | 第16-18页 |
| 2.1.1 PTP时钟的域 | 第16页 |
| 2.1.2 PTP时钟的ID | 第16页 |
| 2.1.3 PTP时钟的基准 | 第16-17页 |
| 2.1.4 PTP时钟的设备属性 | 第17-18页 |
| 2.2 PTP时钟状态与状态机 | 第18-20页 |
| 2.2.1 PTP时钟状态 | 第18-19页 |
| 2.2.2 PTP时钟状态机 | 第19-20页 |
| 2.3 PTP数据集 | 第20-23页 |
| 2.3.1 缺省数据集 | 第21页 |
| 2.3.2 默认数据集 | 第21页 |
| 2.3.3 双亲数据集 | 第21-22页 |
| 2.3.4 时间数据集 | 第22页 |
| 2.3.5 端口数据集 | 第22-23页 |
| 2.4 PTP报文简介 | 第23-26页 |
| 2.4.1 报文属性 | 第23-24页 |
| 2.4.2 报文格式 | 第24-26页 |
| 2.5 最佳主时钟算法简介 | 第26-28页 |
| 2.5.1 数据集比较算法 | 第26-27页 |
| 2.5.2 状态决定算法 | 第27-28页 |
| 2.6 主从时钟同步原理 | 第28-29页 |
| 2.7 基于路径不对称的补偿算法 | 第29-31页 |
| 2.7.1 边界时钟 | 第29-30页 |
| 2.7.2 透明时钟 | 第30-31页 |
| 2.8 本章小结 | 第31-32页 |
| 3 IEEE1588时钟同步硬件平台设计 | 第32-37页 |
| 3.1 IEEE1588时钟硬件总体设计 | 第32页 |
| 3.2 IEEE1588对时硬件微控制器的选择及设计 | 第32-34页 |
| 3.2.1 微控制器介绍 | 第32-33页 |
| 3.2.2 微控制器电路设计 | 第33-34页 |
| 3.3 物理层芯片的选择 | 第34-36页 |
| 3.4 本章小结 | 第36-37页 |
| 4 IEEE1588对时时钟软件设计 | 第37-53页 |
| 4.1 时钟系统软件框架与主流程 | 第37-39页 |
| 4.2 网络协议栈与PTP引擎 | 第39-40页 |
| 4.3 IEEE1588对时最佳时钟算法的实现 | 第40-42页 |
| 4.4 PTP报文的收发与处理 | 第42-47页 |
| 4.4.1 Announce报文处理流程 | 第42-43页 |
| 4.4.2 Sync报文处理流程 | 第43-44页 |
| 4.4.3 Follow_Up报文处理流程 | 第44-45页 |
| 4.4.4 Delay_Req报文处理流程 | 第45-46页 |
| 4.4.5 Delay_Resp报文处理流程 | 第46-47页 |
| 4.5 IEEE1588本地时钟调节的实现 | 第47-52页 |
| 4.5.1 基于DP83640的本地时钟向量调节 | 第48-49页 |
| 4.5.2 基于DP83640的本地时钟频率调节 | 第49-52页 |
| 4.6 本章小结 | 第52-53页 |
| 5 IEEE1588时钟系统测试与误差分析 | 第53-58页 |
| 5.1 主从时钟通信测试 | 第53-54页 |
| 5.2 IEEE1588主从时钟同步精度测试与误差分析 | 第54-57页 |
| 5.2.1 主从时钟测试方案 | 第54-55页 |
| 5.2.2 IEEE1588对时精度测试结果及分析 | 第55-57页 |
| 5.3 本章小结 | 第57-58页 |
| 结论 | 第58-59页 |
| 参考文献 | 第59-62页 |
| 攻读硕士学位期间发表学术论文情况 | 第62-63页 |
| 致谢 | 第63-66页 |
