基于FPGA的浮点协处理器IP核设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-17页 |
| ·课题研究的背景与意义 | 第12页 |
| ·国内外研究现状 | 第12-15页 |
| ·国外研究现状 | 第12-13页 |
| ·国内研究现状 | 第13-15页 |
| ·本文的主要研究工作 | 第15页 |
| ·本文的内容安排 | 第15-17页 |
| 第二章 浮点运算与FPGA 技术 | 第17-25页 |
| ·浮点数的表示 | 第17-19页 |
| ·单精度浮点数 | 第17-18页 |
| ·双精度浮点数 | 第18-19页 |
| ·扩展精度浮点数 | 第19页 |
| ·浮点数的运算与舍入 | 第19-21页 |
| ·浮点数的运算 | 第19-20页 |
| ·浮点数的舍入 | 第20-21页 |
| ·FPGA 技术 | 第21-25页 |
| ·FPGA 的原理和结构 | 第21-24页 |
| ·IP 核技术 | 第24-25页 |
| 第三章 浮点协处理器微结构设计 | 第25-53页 |
| ·系统总体设计 | 第25-28页 |
| ·功能描述 | 第25页 |
| ·端口定义 | 第25-27页 |
| ·总体结构设计 | 第27-28页 |
| ·浮点加减运算器设计 | 第28-38页 |
| ·加减前处理模块设计 | 第29-32页 |
| ·加减运算模块设计 | 第32-34页 |
| ·加减后处理模块设计 | 第34-37页 |
| ·加减单周期设计 | 第37页 |
| ·加减流水线设计 | 第37-38页 |
| ·浮点乘法器设计 | 第38-43页 |
| ·乘法前处理模块设计 | 第39-40页 |
| ·乘法运算模块设计 | 第40-41页 |
| ·乘法后处理模块设计 | 第41-42页 |
| ·乘法单周期设计 | 第42页 |
| ·乘法流水线设计 | 第42-43页 |
| ·浮点除法器设计 | 第43-48页 |
| ·除法前处理模块设计 | 第44-45页 |
| ·除法运算模块设计 | 第45-47页 |
| ·除法后处理模块设计 | 第47页 |
| ·除法器顶层模块设计 | 第47-48页 |
| ·浮点平方根运算器设计 | 第48-53页 |
| ·平方根前处理模块设计 | 第49-50页 |
| ·平方根运算模块设计 | 第50-51页 |
| ·平方根后处理模块设计 | 第51-52页 |
| ·平方根运算器顶层模块设计 | 第52-53页 |
| 第四章 系统仿真、综合与验证 | 第53-69页 |
| ·功能仿真 | 第53-60页 |
| ·测试平台的建立 | 第53-54页 |
| ·加减运算的仿真 | 第54-56页 |
| ·乘法运算的仿真 | 第56-58页 |
| ·除法运算的仿真 | 第58-59页 |
| ·平方根运算的仿真 | 第59-60页 |
| ·综合与性能分析 | 第60-63页 |
| ·FPGA 验证 | 第63-69页 |
| 第五章 总结与展望 | 第69-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 在学期间的研究成果及发表的学术论文 | 第74页 |
