基于FPGA的32位RISC嵌入式微处理器设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-12页 |
| 第一章 绪论 | 第12-16页 |
| ·课题研究目的及意义 | 第12-13页 |
| ·国内外研究现状 | 第13-14页 |
| ·本文的主要工作 | 第14-15页 |
| ·论文章节安排 | 第15-16页 |
| 第二章 微处理器体系结构与指令系统 | 第16-31页 |
| ·现代微处理器体系结构简述 | 第16-21页 |
| ·冯·诺依曼体系结构与哈佛体系结构点 | 第16-17页 |
| ·CISC 指令结构与RISC 指令结构 | 第17-21页 |
| ·MIPS 指令系统 | 第21-24页 |
| ·R 型指令 | 第22页 |
| ·I 型指令 | 第22-23页 |
| ·J 型指令 | 第23页 |
| ·寻址方式 | 第23-24页 |
| ·本设计中所实现的指令 | 第24-30页 |
| ·ALU 运算指令 | 第25-27页 |
| ·转移与跳转指令 | 第27-29页 |
| ·存储器访问指令 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第三章 微体系结构设计 | 第31-60页 |
| ·处理器数据通路 | 第31-42页 |
| ·处理器控制单元 | 第37-40页 |
| ·处理器算术逻辑单元 | 第40-42页 |
| ·单周期结构 | 第42-45页 |
| ·单周期处理器的性能 | 第42-45页 |
| ·流水线结构 | 第45-59页 |
| ·流水线概述 | 第45-47页 |
| ·经典五级流水线方案 | 第47-48页 |
| ·六级流水线结构优化方案 | 第48-49页 |
| ·八级流水线结构优化方案 | 第49-50页 |
| ·流水线冒险以及处理方案 | 第50-54页 |
| ·动态分支预测器设计 | 第54-56页 |
| ·流水线性能分析 | 第56-59页 |
| ·本章小结 | 第59-60页 |
| 第四章 仿真、综合与硬件验证 | 第60-79页 |
| ·关键组件的综合 | 第61-68页 |
| ·取指单元 | 第61-62页 |
| ·控制单元 | 第62-63页 |
| ·ALU 单元 | 第63-64页 |
| ·数据存储器 | 第64-66页 |
| ·数据冒险控制单元 | 第66页 |
| ·动态分支预测器 | 第66-68页 |
| ·功能仿真 | 第68-72页 |
| ·系统综合 | 第72-75页 |
| ·上板测试 | 第75-78页 |
| ·本章小结 | 第78-79页 |
| 第五章 总结与展望 | 第79-80页 |
| 参考文献 | 第80-83页 |
| 致谢 | 第83-84页 |
| 在学期间的研究成果及发表的学术论文 | 第84-85页 |
| 附录 | 第85-88页 |
