处理器核的性能分析及其分支预测结构优化
| 摘要 | 第9-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 研究背景和意义 | 第12-13页 |
| 1.2 研究的主要内容 | 第13-14页 |
| 1.2.1 基于硬件计数器的处理器核性能分析方法 | 第13-14页 |
| 1.2.2 分析处理器核的性能受限因素 | 第14页 |
| 1.2.3 优化处理器核的分支预测结构 | 第14页 |
| 1.2.4 验证并评估所实现的分支预测结构 | 第14页 |
| 1.3 论文结构 | 第14-16页 |
| 第二章 处理器核的性能分析 | 第16-28页 |
| 2.1 性能分析方法概述 | 第16-18页 |
| 2.1.1 SimpleScalar模拟器 | 第16-17页 |
| 2.1.2 Gem5模拟器 | 第17页 |
| 2.1.3 龙芯Sim-Godson模拟器 | 第17-18页 |
| 2.1.4 IntelVtune性能分析工具 | 第18页 |
| 2.2 基于硬件计数器的处理器核性能分析方法 | 第18-22页 |
| 2.2.1 专用性能监测单元 | 第19-20页 |
| 2.2.2 数据收集单元 | 第20页 |
| 2.2.3 FPGA原型系统 | 第20-22页 |
| 2.3 处理器核性能受限因素分析 | 第22-27页 |
| 2.3.1 处理器核的微体系结构 | 第22-23页 |
| 2.3.2 性能事件的提取 | 第23-24页 |
| 2.3.3 性能分析结果 | 第24-27页 |
| 2.4 本章小结 | 第27-28页 |
| 第三章 分支预测结构的优化 | 第28-46页 |
| 3.1 分支方向预测方法概述 | 第28-36页 |
| 3.1.1 静态分支预测技术 | 第28-29页 |
| 3.1.2 动态分支预测技术 | 第29-36页 |
| 3.2 TAGE分支预测结构的设计与实现 | 第36-45页 |
| 3.2.1 TAGE分支预测结构的参数确定 | 第36-39页 |
| 3.2.2 TAGE分支预测结构的设计 | 第39-41页 |
| 3.2.3 TAGE分支预测结构的实现 | 第41-43页 |
| 3.2.4 TAGE分支预测结构的工作过程 | 第43-45页 |
| 3.3 本章小结 | 第45-46页 |
| 第四章 验证与评估 | 第46-58页 |
| 4.1 TAGE分支预测结构的验证 | 第46-52页 |
| 4.1.1 功能验证方法概述 | 第46-48页 |
| 4.1.2 验证计划 | 第48-50页 |
| 4.1.3 验证平台搭建 | 第50-52页 |
| 4.2 评估 | 第52-57页 |
| 4.2.1 性能评估 | 第52-54页 |
| 4.2.2 物理评估 | 第54-57页 |
| 4.3 本章小结 | 第57-58页 |
| 第五章 结束语 | 第58-60页 |
| 5.1 工作总结 | 第58页 |
| 5.2 未来工作展望 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 作者在学期间取得的学术成果 | 第66页 |
