基于SC2005数字电视机顶盒的研究与设计
摘要 | 第5-7页 |
Abstract | 第7-8页 |
第1章 绪论 | 第12-17页 |
1.1 数字电视简介 | 第12页 |
1.2 数字电视在国内外发展状况 | 第12-14页 |
1.3 数字电视机顶盒介绍 | 第14-15页 |
1.3.1 数字电视机顶盒的概念 | 第14页 |
1.3.2 数字电视机顶盒的功能 | 第14-15页 |
1.4 课题研究背景 | 第15页 |
1.5 本文的主要研究内容 | 第15-17页 |
第2章 数字电视业务信息标准 | 第17-24页 |
2.1 MPEG-2 标准 | 第17-20页 |
2.1.1 节目特定信息PSI | 第18-19页 |
2.1.2 传送流的构成 | 第19-20页 |
2.2 DVB-SI标准 | 第20-22页 |
2.3 本章小结 | 第22-24页 |
第3章 数字电视机顶盒硬件设计 | 第24-38页 |
3.1 数字电视机顶盒工作原理 | 第24页 |
3.2 机顶盒硬件系统总体结构设计 | 第24-25页 |
3.3 主芯片SC2005简介 | 第25-26页 |
3.4 前端调谐器接口电路设计 | 第26-27页 |
3.5 SDRAM控制电路设计 | 第27-28页 |
3.5.1 SDRAM-B接口 | 第27页 |
3.5.2 SDRAM-A接口 | 第27-28页 |
3.6 FLASH ROM接口电路设计 | 第28页 |
3.7 时钟与复位接口电路设计 | 第28-29页 |
3.7.1 节目参考时钟 | 第28-29页 |
3.7.2 系统复位控制 | 第29页 |
3.8 视音频处理电路设计 | 第29-31页 |
3.8.1 音频处理电路 | 第29-30页 |
3.8.2 视频处理电路 | 第30-31页 |
3.10 外围设备接口电路设计 | 第31-33页 |
3.10.1 RS-232串行数据接口 | 第31页 |
3.10.2 ATA硬盘接口 | 第31-32页 |
3.10.3 JTAG接口 | 第32-33页 |
3.10.4 智能卡接口 | 第33页 |
3.11 系统的硬件调试 | 第33-36页 |
3.11.1 硬件系统调试结构与步骤 | 第33-34页 |
3.11.2 音频和视频信号处理单元的调试 | 第34-36页 |
3.12 本章小结 | 第36-38页 |
第4章 机顶盒节目参考时钟校正算法研究 | 第38-49页 |
4.1 数字电视编解码同步机制 | 第38-39页 |
4.2 节目参考时钟与抖动的影响 | 第39-41页 |
4.3 节目参考时钟PCR查找 | 第41-42页 |
4.4 节目时钟PCR校正算法 | 第42-45页 |
4.4.1 PCR校正的直接算法 | 第42-43页 |
4.4.2 PCR校正的间接算法 | 第43-44页 |
4.4.3 PCR校正间接算法改进 | 第44-45页 |
4.5 节目参考时钟校正实现 | 第45-48页 |
4.6 本章小结 | 第48-49页 |
第5章 数字电视机顶盒软件系统的构建 | 第49-59页 |
5.1 软件开发的编译环境 | 第49-51页 |
5.2 实时嵌入式操作系统 μC/OS-II | 第51-52页 |
5.3 软件系统组织结构 | 第52-55页 |
5.3.1 软件的层次结构 | 第52-53页 |
5.3.2 软件的目录结构 | 第53-55页 |
5.4 软件系统的启动流程与任务的创建 | 第55-56页 |
5.5 视音频解码流程 | 第56-58页 |
5.6 本章小结 | 第58-59页 |
第6章 电子节目指南的设计与实现 | 第59-68页 |
6.1 EPG信息的组成 | 第59-60页 |
6.2 EPG工作过程的分析 | 第60页 |
6.3 EPG系统的终端开发环境 | 第60页 |
6.4 EPG实现方案的选择 | 第60-62页 |
6.5 EPG的设计与实现 | 第62-67页 |
6.5.1 EPG信息的快速构建 | 第62-63页 |
6.5.2 EPG信息的接收与解析 | 第63-65页 |
6.5.3 EPG信息的存储 | 第65页 |
6.5.4 EPG的显示 | 第65-67页 |
6.6 本章小结 | 第67-68页 |
第7章 总结与展望 | 第68-70页 |
参考文献 | 第70-74页 |
攻读硕士间已发表的论文 | 第74-76页 |
致谢 | 第76页 |