| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第10-17页 |
| 1.1 研究背景与意义 | 第10-12页 |
| 1.2 国内外研究历史与现状 | 第12-14页 |
| 1.3 论文研究内容 | 第14-15页 |
| 1.4 本论文的章节安排 | 第15-17页 |
| 第二章 多通道定时偏差控制技术研究 | 第17-42页 |
| 2.1 直接数字波形合成技术 | 第17-19页 |
| 2.1.1 DDWS直接数字波形合成技术 | 第17-18页 |
| 2.1.2 DDFS直接数字频率合成 | 第18-19页 |
| 2.2 信号输出定时偏差控制 | 第19-28页 |
| 2.2.1 数字调节控制输出定时偏差 | 第20-23页 |
| 2.2.2 模拟调节控制通道输出延时 | 第23-24页 |
| 2.2.3 驱动函数调节输出波形时序 | 第24-28页 |
| 2.3 多通道同步输出技术分析 | 第28-35页 |
| 2.3.1 系统内多通道同步条件分析 | 第28-29页 |
| 2.3.2 系统内各模块时钟时序分析 | 第29-31页 |
| 2.3.3 系统间同步技术分析 | 第31-33页 |
| 2.3.4 影响通道间同步的其他因素 | 第33-35页 |
| 2.4 时钟同步方法 | 第35-38页 |
| 2.5 同步触发信号处理 | 第38-41页 |
| 2.6 本章小结 | 第41-42页 |
| 第三章 基于DDWS构架定时偏差技术实现 | 第42-57页 |
| 3.1 定时偏差调节方案设计 | 第42-43页 |
| 3.2 可变采样时钟生成方案设计 | 第43-53页 |
| 3.2.1 可变时钟电路设计 | 第45-47页 |
| 3.2.2 采样时钟同步切换电路设计 | 第47-49页 |
| 3.2.3 采样时钟偏差调节电路设计 | 第49-52页 |
| 3.2.4 采样时钟延时调节功能验证 | 第52-53页 |
| 3.3 数据时钟同步电路设计 | 第53-55页 |
| 3.4 同步触发信号设计 | 第55-56页 |
| 3.5 本章小结 | 第56-57页 |
| 第四章 基于DDFS构架定时偏差技术实现 | 第57-68页 |
| 4.1 偏差调节方案设计 | 第57-58页 |
| 4.2 初始相位控制模块设计 | 第58-60页 |
| 4.3 时钟电路设计 | 第60-62页 |
| 4.4 相位补偿方案设计 | 第62-65页 |
| 4.4.1 多通道相位检测方法 | 第63-65页 |
| 4.5 同步输出信号设计与验证 | 第65-67页 |
| 4.6 本章小结 | 第67-68页 |
| 第五章 测试与验证 | 第68-76页 |
| 5.1 基于DDWS架构4GSPS任意波形发生器测试平台搭建 | 第68页 |
| 5.2 基于DDWS架构4GSPS任意波形发生器指标测试 | 第68-72页 |
| 5.3 基于DDFS架构的PXI双通道任意波形发生器测试平台搭建 | 第72-73页 |
| 5.4 基于DDFS架构的PXI双通道任意波形发生器指标测试 | 第73-76页 |
| 第六章 总结与展望 | 第76-77页 |
| 致谢 | 第77-78页 |
| 参考文献 | 第78-80页 |
| 攻读硕士学位期间取得的成果 | 第80页 |
