| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词表 | 第12-13页 |
| 第一章 引言 | 第13-17页 |
| 1.1 研究背景 | 第13页 |
| 1.2 国内外研究动态 | 第13-16页 |
| 1.3 本文研究内容及组织结构 | 第16-17页 |
| 第二章 并行FIR滤波器及快速卷积算法理论 | 第17-37页 |
| 2.1 并行FIR滤波器 | 第17-27页 |
| 2.1.1 FIR滤波器基本理论 | 第17-21页 |
| 2.1.2 并行处理技术 | 第21-24页 |
| 2.1.3 并行FIR滤波器的多相式分解表示 | 第24-27页 |
| 2.2 快速卷积算法 | 第27-34页 |
| 2.2.1 Cook-Toom算法 | 第27-30页 |
| 2.2.2 Winnograd算法 | 第30-34页 |
| 2.2.3 迭代卷积 | 第34页 |
| 2.3 由线性卷积得到的并行滤波结构 | 第34-36页 |
| 2.4 本章小结 | 第36-37页 |
| 第三章 基于快速卷积算法的低复杂度并行FIR滤波器结构设计 | 第37-52页 |
| 3.1 基于迭代短卷积算法（ISCA）的并行结构 | 第37-41页 |
| 3.1.1 短卷积结构 | 第37-40页 |
| 3.1.2 迭代结构 | 第40-41页 |
| 3.2 改进的低复杂度并行FIR滤波器结构 | 第41-49页 |
| 3.2.1 改进思路 | 第42页 |
| 3.2.2 短卷积结构 | 第42-46页 |
| 3.2.3 迭代结构 | 第46-49页 |
| 3.3 复杂度分析对比 | 第49-50页 |
| 3.4 本章小结 | 第50-52页 |
| 第四章 低复杂度的多相抽取滤波器结构设计 | 第52-59页 |
| 4.1 多相抽取滤波器的基本理论 | 第52-54页 |
| 4.2 改进的低复杂度多相抽取滤波器结构 | 第54-57页 |
| 4.2.1 改进思路 | 第54-55页 |
| 4.2.2 并行度为偶数时的多相结构 | 第55-56页 |
| 4.2.3 并行度为奇数时的多相结构 | 第56-57页 |
| 4.3 复杂度分析对比 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 基于FPGA的硬件实现及验证 | 第59-78页 |
| 5.1 验证平台与方案 | 第59-61页 |
| 5.1.1 验证指标及流程 | 第59-60页 |
| 5.1.2 具体方案 | 第60-61页 |
| 5.1.3 验证环境 | 第61页 |
| 5.2 改进的并行FIR滤波器结构的硬件实现与验证 | 第61-69页 |
| 5.2.1 实现方案 | 第61-63页 |
| 5.2.2 有限字长性能分析 | 第63-64页 |
| 5.2.3 资源综合及时序功耗分析 | 第64-68页 |
| 5.2.4 FPGA板级验证 | 第68-69页 |
| 5.2.5 小结 | 第69页 |
| 5.3 改进的多相抽取滤波器结构的硬件实现与验证 | 第69-77页 |
| 5.3.1 实现方案 | 第69-70页 |
| 5.3.2 有限字长性能分析 | 第70-71页 |
| 5.3.3 资源综合及时序功耗分析 | 第71-76页 |
| 5.3.4 FPGA板级验证 | 第76-77页 |
| 5.3.5 小结 | 第77页 |
| 5.4 本章小结 | 第77-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 6.1 总结 | 第78-79页 |
| 6.2 展望 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-84页 |
| 个人简历及攻读硕士学位期间的研究成果 | 第84-86页 |