首页--工业技术论文--无线电电子学、电信技术论文--通信论文--通信理论论文--信号处理论文

基于多核DSP的基带信号处理算法并行性研究

摘要第5-6页
ABSTRACT第6页
缩略词表第12-14页
第一章 绪论第14-18页
    1.1 课题研究背景第14-15页
    1.2 课题研究现状第15-16页
    1.3 本文研究工作及内容安排第16-18页
第二章 基于多核DSP的并行处理系统软硬件环境第18-45页
    2.1 TMS320C6474平台概述第18-20页
    2.2 TI嵌入式处理器集成开发环境CCS第20-21页
    2.3 代码效率分析方法第21-28页
        2.3.1 基于Profile工具的方法第21-23页
        2.3.2 基于clock函数的方法第23-24页
        2.3.3 基于DSP/BIOS时钟的方法第24-25页
        2.3.4 基于GPIO硬件的测试方法第25-28页
    2.4 通信方式的介绍与选择第28-44页
        2.4.1 核间中断IPC第28-29页
        2.4.2 基于DSP/BIOS的核间通信方式第29-32页
        2.4.3 基于EDMA3的核间通信方式第32-35页
        2.4.4 基于SRIO的片间通信方式第35-38页
        2.4.5 基于AIF的片间通信方式第38-44页
        2.4.6 通信方式的选择第44页
    2.5 本章小结第44-45页
第三章 并行矩阵求逆算法及其多核DSP实现第45-64页
    3.1 经典矩阵求逆算法第45-52页
        3.1.1 基于LU分解的矩阵求逆算法第45-47页
        3.1.2 基于奇异值分解的矩阵求逆算法第47-48页
        3.1.3 Greville方法求矩阵的Moore-Penrose广义逆第48-49页
        3.1.4 高斯约旦算法第49-52页
    3.2 矩阵求逆高斯约旦法的并行分解第52-56页
    3.3 基于多核DSP的高斯约旦并行算法第56-63页
        3.3.1 高斯约旦算法的单核实现第56-57页
        3.3.2 高斯约旦并行算法的多核实现第57-61页
        3.3.3 高斯约旦并行算法的性能分析第61-63页
    3.4 本章小结第63-64页
第四章 并行FIR滤波器算法及其多核DSP实现第64-82页
    4.1 FIR滤波器的并行滤波结构第65-74页
        4.1.1 一种借鉴于FPGA中并行流水线滤波器的FIR并行滤波结构第66-67页
        4.1.2 基于多相滤波器的传统FIR并行滤波结构第67-69页
        4.1.3 基于多相滤波器快速FIR并行结构第69-72页
        4.1.4 基于多相滤波器快速FIR并行结构的仿真第72-74页
    4.2 FIR并行滤波结构的多核DSP实现第74-81页
        4.2.1 FIR滤波器的单核实现第75-76页
        4.2.2 基于多相滤波器快速FIR并行结构的多核DSP实现第76-79页
        4.2.3 基于多相滤波器快速FIR并行结构的性能分析第79-81页
    4.3 本章小结第81-82页
第五章 总结与展望第82-84页
    5.1 总结第82页
    5.2 展望第82-84页
致谢第84-85页
参考文献第85-89页
个人简历及攻读硕士学位期间的研究成果第89-90页

论文共90页,点击 下载论文
上一篇:谐波抑制滤波器的研究
下一篇:基于快速卷积算法的低复杂度并行FIR滤波器的研究与实现