| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第1章 绪论 | 第8-16页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 单粒子效应 | 第9-11页 |
| 1.3 寄存器堆加固技术国内外研究现状 | 第11-14页 |
| 1.4 本文的主要研究内容 | 第14-16页 |
| 第2章 抗辐射寄存器堆存储单元设计 | 第16-23页 |
| 2.1 双互锁存储单元（DICE） | 第16-17页 |
| 2.2 抗辐射寄存器堆存储单元设计 | 第17-22页 |
| 2.2.1 改进的三端口DICE结构 | 第17-18页 |
| 2.2.2 三端口DICE存储单元的读写功能及延迟 | 第18-19页 |
| 2.2.3 三端口DICE存储单元的噪声容限 | 第19-21页 |
| 2.2.4 三端口DICE存储单元的抗辐射性能 | 第21-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 抗辐射寄存器堆设计 | 第23-42页 |
| 3.1 抗辐射三端口寄存器堆整体结构设计 | 第23-25页 |
| 3.2 外围电路设计 | 第25-36页 |
| 3.2.1 译码器电路 | 第26-28页 |
| 3.2.2 脉冲生成电路 | 第28-32页 |
| 3.2.3 数据输入电路 | 第32-33页 |
| 3.2.4 预充电路 | 第33页 |
| 3.2.5 灵敏放大器 | 第33-34页 |
| 3.2.6 仲裁电路 | 第34页 |
| 3.2.7 外围电路的抗辐射性能 | 第34-36页 |
| 3.3 抗辐射三端口寄存器堆的整体功能验证和性能分析 | 第36-38页 |
| 3.4 本设计与汉明码加固方式比较 | 第38-40页 |
| 3.5 本章小结 | 第40-42页 |
| 第4章 抗辐射寄存器堆的版图设计 | 第42-53页 |
| 4.1 版图设计 | 第42-48页 |
| 4.1.1 存储单元及存储阵列版图设计 | 第42-43页 |
| 4.1.2 外围电路版图设计 | 第43-48页 |
| 4.1.3 整体版图设计 | 第48页 |
| 4.2 版图验证 | 第48-52页 |
| 4.2.1 存储单元及存储阵列版图验证 | 第49-50页 |
| 4.2.2 外围电路版图验证 | 第50-52页 |
| 4.2.3 整体版图验证 | 第52页 |
| 4.3 本章小结 | 第52-53页 |
| 结论 | 第53-54页 |
| 参考文献 | 第54-58页 |
| 攻读硕士学位期间发表的论文及其它成果 | 第58-60页 |
| 致谢 | 第60-61页 |
| 个人简历 | 第61页 |