| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第15-18页 |
| 1.1 移动通信发展简史 | 第15-16页 |
| 1.2 伪基站的工作原理介绍 | 第16页 |
| 1.3 本课题的研究内容和结构 | 第16-18页 |
| 第二章 多制式网络系统的基本原理 | 第18-42页 |
| 2.1 GSM基站信道简介 | 第18-21页 |
| 2.1.1 GSM系统的信道 | 第18-19页 |
| 2.1.2 TDMA帧结构 | 第19-21页 |
| 2.1.3 GSM信道加密比特流程 | 第21页 |
| 2.2 GSM系统信号传输与处理的基本原理 | 第21-32页 |
| 2.2.1 GSM信号收发过程中的处理 | 第21-24页 |
| 2.2.2 对信道FCCH的监测 | 第24-27页 |
| 2.2.3 对信道SCH的监测 | 第27-28页 |
| 2.2.4 GSM基站信息解码步骤 | 第28-32页 |
| 2.3 LTE时隙、频域和空间域资源 | 第32-36页 |
| 2.3.1 时域 | 第32页 |
| 2.3.2 LTE帧结构 | 第32-34页 |
| 2.3.3 资源网格 | 第34-35页 |
| 2.3.4 保护间隔 | 第35-36页 |
| 2.4 FDD-LTE中的同步信号 | 第36-40页 |
| 2.4.1 主同步信号PSS | 第37-38页 |
| 2.4.2 辅同步信号SSS | 第38-40页 |
| 2.5 多制式基站识别系统的平台 | 第40-42页 |
| 第三章 多制式基站信息解码系统及性能分析 | 第42-59页 |
| 3.1 基于DSP的基站信息解码框架 | 第42-43页 |
| 3.2 DSP芯片TMS320VC5509A的介绍 | 第43-44页 |
| 3.3 基于DSP的GSM基站信息解码 | 第44-50页 |
| 3.3.1 基于DSP的硬件设备的连接 | 第44-45页 |
| 3.3.2 基于DSP的基站信息解码系统代码分析 | 第45-48页 |
| 3.3.3 解码结果的显示和分析 | 第48-50页 |
| 3.4 GSM基站信息解码过程中性能分析 | 第50-52页 |
| 3.4.1 解码信息实时性比较 | 第50-51页 |
| 3.4.2 GSM基站系统软硬件深入分析 | 第51-52页 |
| 3.5 FDD-LTE中小区搜索过程 | 第52-59页 |
| 3.5.1 小区搜索的步骤 | 第52-53页 |
| 3.5.2 同步信号的MATLAB仿真 | 第53-56页 |
| 3.5.3 FDD-LTE网络系统的频率同步 | 第56-57页 |
| 3.5.4 FDD-LTE基站信息解码性能分析 | 第57-59页 |
| 第四章 多制式基站信息解码系统中的硬件加速模块实现 | 第59-85页 |
| 4.1 硬件模块加速的设计理念 | 第59-60页 |
| 4.2 在FPGA中的具体设计方案 | 第60-61页 |
| 4.3 FPGA与DSP间数据互相读写的接口设计 | 第61页 |
| 4.4 GSM基站信息解码系统中硬件加速模块实现 | 第61-70页 |
| 4.4.1 DSP与FPGA数据相互读写的整体架构 | 第61-62页 |
| 4.4.2 外部存储器接口EMIF模块 | 第62-65页 |
| 4.4.3 对数据滤波模块FIR | 第65-66页 |
| 4.4.4 对数据的FFT运算 | 第66-68页 |
| 4.4.5 数据功率模块 | 第68-69页 |
| 4.4.6 功率大小比较模块 | 第69-70页 |
| 4.5 基于FPGA的FDD-LTE中同步模块的实现 | 第70-81页 |
| 4.5.1 同步模块硬件设计的基本框架 | 第70-71页 |
| 4.5.2 下采样硬件模块 | 第71-73页 |
| 4.5.3 PSS相关运算模块 | 第73-78页 |
| 4.5.4 频偏估计模块 | 第78-79页 |
| 4.5.5 SSS定位模块 | 第79-81页 |
| 4.6 整个硬件加速的测试 | 第81-85页 |
| 4.6.1 GSM基站系统硬件测试 | 第81-82页 |
| 4.6.2 GSM基站信息解码系统加速结果对比 | 第82-83页 |
| 4.6.3 FDD-LTE中同步模块综合测试及加速对比 | 第83-85页 |
| 第五章 总结与展望 | 第85-86页 |
| 5.1 课题小结 | 第85页 |
| 5.2 研究展望 | 第85-86页 |
| 致谢 | 第86-87页 |
| 参考文献 | 第87-89页 |
