基于标准CMOS工艺的非易失存储器IP核的研究与设计
| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 课题背景与研究意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.3 本文的主要工作和创新点 | 第16-18页 |
| 第二章 电子标签芯片中非易失存储器IP核系统设计 | 第18-28页 |
| 2.1 电子标签芯片系统结构 | 第18-19页 |
| 2.2 非易失存储器设计指标 | 第19-21页 |
| 2.3 非易失存储器系统设计 | 第21-26页 |
| 2.3.1 非易失存储器系统架构 | 第21-22页 |
| 2.3.2 存储器管脚定义 | 第22-24页 |
| 2.3.3 主要功能时序图 | 第24-26页 |
| 2.4 本章小结 | 第26-28页 |
| 第三章 存储器阵列的设计 | 第28-40页 |
| 3.1 存储单元设计 | 第28-31页 |
| 3.1.1 存储单元工作原理 | 第28-29页 |
| 3.1.2 sde建模 | 第29-30页 |
| 3.1.3 物理模型 | 第30-31页 |
| 3.2 器件仿真 | 第31-37页 |
| 3.2.1 擦写电压扫描 | 第31-32页 |
| 3.2.2 擦写仿真 | 第32-33页 |
| 3.2.3 读仿真 | 第33-34页 |
| 3.2.4 退化仿真 | 第34-37页 |
| 3.3 存储阵列的设计 | 第37-39页 |
| 3.4 本章小结 | 第39-40页 |
| 第四章 非易失存储器外围电路的研究与设计 | 第40-82页 |
| 4.1 控制电路 | 第40-48页 |
| 4.1.1 控制电路的工作原理 | 第40-42页 |
| 4.1.2 行波计数器的设计 | 第42-45页 |
| 4.1.3 控制电路的设计及仿真 | 第45-48页 |
| 4.2 电压切换设计 | 第48-60页 |
| 4.2.1 存储单元的偏置电压 | 第49-50页 |
| 4.2.2 电压切换的原理 | 第50页 |
| 4.2.3 常用的电压切换电路 | 第50-55页 |
| 4.2.3.1 传统DCVSL切换电路 | 第50-53页 |
| 4.2.3.2 八管电平转换电路 | 第53-55页 |
| 4.2.4 本文设计的高电压切换电路 | 第55-59页 |
| 4.2.5 中电压切换模块设计 | 第59-60页 |
| 4.3 灵敏放大器 | 第60-71页 |
| 4.3.1 传统灵敏放大器 | 第60-65页 |
| 4.3.1.1 传统灵敏放大器工作原理 | 第60-62页 |
| 4.3.1.2 传统灵敏放大器的仿真 | 第62-65页 |
| 4.3.2 本文改进灵敏放大器结构 | 第65-71页 |
| 4.3.2.1 工作原理简介 | 第66-67页 |
| 4.3.2.2 对本文提出电路的性能检验 | 第67-71页 |
| 4.4 地址译码器 | 第71-76页 |
| 4.4.1 行译码器设计 | 第71-74页 |
| 4.4.2 列译码器设计 | 第74-76页 |
| 4.5 电荷泵设计 | 第76-79页 |
| 4.6 可靠性保障 | 第79-80页 |
| 4.7 本章小结 | 第80-82页 |
| 第五章 存储器的仿真与测试 | 第82-92页 |
| 5.1 非易失存储器仿真结果与分析 | 第82-85页 |
| 5.2 流片实现 | 第85-87页 |
| 5.3 测试方案 | 第87-88页 |
| 5.4 测试与分析 | 第88-90页 |
| 5.5 本章小结 | 第90-92页 |
| 第六章 总结与展望 | 第92-94页 |
| 致谢 | 第94-96页 |
| 参考文献 | 第96-102页 |
| 作者在学期间取得的学术成果 | 第102页 |
