| 论文创新点 | 第5-8页 |
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 1 绪论 | 第12-24页 |
| 1.1 目的与意义 | 第12-13页 |
| 1.2 研究现状 | 第13-21页 |
| 1.2.1 故障分析技术研究 | 第13-17页 |
| 1.2.2 硬件木马检测研究 | 第17-18页 |
| 1.2.3 模算术相关研究 | 第18-21页 |
| 1.3 论文结构与创新点 | 第21-24页 |
| 2 理论背景和算法 | 第24-50页 |
| 2.1 安全码理论 | 第24-26页 |
| 2.2 可抗硬件注入故障攻击的模算术相关算法 | 第26-35页 |
| 2.2.1 Montgomery模乘法 | 第26-31页 |
| 2.2.2 模逆/模除算法 | 第31-35页 |
| 2.2.3 统一的素域模乘除算法 | 第35页 |
| 2.3 基础运算器 | 第35-47页 |
| 2.3.1 数据表示法 | 第35-37页 |
| 2.3.2 加法器和模加器 | 第37-44页 |
| 2.3.3 乘法器和模乘器 | 第44-47页 |
| 2.4 比较器 | 第47-49页 |
| 2.5 本章小结 | 第49-50页 |
| 3 可抗硬件注入故障攻击的模乘芯片安全结构 | 第50-70页 |
| 3.1 主功能模块的结构与计算型 | 第50-54页 |
| 3.2 第Ⅰ模式错误检测模块结构 | 第54-56页 |
| 3.2.1 校验部生成器(CPG) | 第54-55页 |
| 3.2.2 预测器 | 第55-56页 |
| 3.2.3 比较器和警报机制 | 第56页 |
| 3.3 第Ⅱ模式错误检测模块结构 | 第56-57页 |
| 3.3.1 校验部生成器(CPG) | 第57页 |
| 3.3.2 预测器 | 第57页 |
| 3.3.3 比较器和报警机制 | 第57页 |
| 3.4 硬件实现细节 | 第57-69页 |
| 3.4.1 主功能模块的实现 | 第58-62页 |
| 3.4.2 第Ⅰ模式错误检测模块的实现 | 第62-67页 |
| 3.4.3 第Ⅱ模式错误检测模块的实现 | 第67-69页 |
| 3.5 本章小结 | 第69-70页 |
| 4 模乘芯片安全结构抗硬件注入攻击的性能分析与资源消耗 | 第70-88页 |
| 4.1 检错性能分析 | 第70-77页 |
| 4.1.1 错误模型定义 | 第70-73页 |
| 4.1.2 第Ⅰ模式错误检测模块的检错性能分析 | 第73-75页 |
| 4.1.3 第Ⅱ模式错误检测模块的检错和定位性能分析 | 第75-77页 |
| 4.2 资源消耗理论分析 | 第77-80页 |
| 4.3 安全模乘方案的实验结果 | 第80-87页 |
| 4.3.1 基础运算器件综合结果 | 第80-82页 |
| 4.3.2 主功能模块实验结果 | 第82-83页 |
| 4.3.3 错误检测模块实验结果 | 第83-87页 |
| 4.4 本章小结 | 第87-88页 |
| 5 可抗硬件故障注入攻击的模除法芯片结构及应用 | 第88-96页 |
| 5.1 可抗硬件故障注入攻击的模除法器 | 第88-91页 |
| 5.2 抗硬件故障注入攻击的RSA密码算法 | 第91-93页 |
| 5.3 可抗硬件故障注入攻击的ECC密码算法 | 第93-95页 |
| 5.4 本章小结 | 第95-96页 |
| 6 总结与展望 | 第96-98页 |
| 6.1 本文总结 | 第96-97页 |
| 6.2 展望 | 第97-98页 |
| 参考文献 | 第98-118页 |
| 攻博期间发表的科研成果目录 | 第118-120页 |
| 致谢 | 第120页 |