雷达信号可变带宽接收实现技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-15页 |
| 1.1 研究背景及意义 | 第10-11页 |
| 1.2 国内外现状 | 第11-13页 |
| 1.3 本文主要内容及章节安排 | 第13-15页 |
| 第二章 可变带宽接收基础理论 | 第15-22页 |
| 2.1 概述 | 第15页 |
| 2.2 接收机基本结构 | 第15-16页 |
| 2.3 雷达信号带宽变化的判断 | 第16-21页 |
| 2.3.1 全景监视 | 第16-17页 |
| 2.3.2 信道判决 | 第17-21页 |
| 2.4 小结 | 第21-22页 |
| 第三章 多级数字信道化技术及改进 | 第22-38页 |
| 3.1 概述 | 第22页 |
| 3.2 多级数字信道化 | 第22-30页 |
| 3.2.1 数字信道化原理 | 第22-26页 |
| 3.2.1.1 信道划分 | 第22-23页 |
| 3.2.1.2 单级数字信道化原理 | 第23-26页 |
| 3.2.2 多级数字信道化结构 | 第26-30页 |
| 3.3 对多级数字信道化的改进 | 第30-36页 |
| 3.3.1 改进的多级数字信道化 | 第30-34页 |
| 3.3.2 基于可调谐频率变换的数字下变频 | 第34-36页 |
| 3.4 小结 | 第36-38页 |
| 第四章 邻信道合并理论及改进 | 第38-59页 |
| 4.1 概述 | 第38页 |
| 4.2 调制滤波器组的ACM条件 | 第38-39页 |
| 4.3 陷波问题 | 第39-43页 |
| 4.4 邻信道合并中的低通原型设计 | 第43-49页 |
| 4.4.1 逆推法 | 第43-44页 |
| 4.4.2 解构法 | 第44-49页 |
| 4.5 零值点问题 | 第49-58页 |
| 4.5.1 插值法 | 第49-55页 |
| 4.5.2 极限法 | 第55-58页 |
| 4.6 小结 | 第58-59页 |
| 第五章 邻信道合并技术的FPGA实现 | 第59-73页 |
| 5.1 方案背景 | 第59页 |
| 5.2 基于邻信道合并技术的接收机架构 | 第59-61页 |
| 5.3 邻信道合并技术FPGA实现结构 | 第61-66页 |
| 5.3.1 高速数据接收FPGA实现方案设计 | 第62页 |
| 5.3.2 邻信道合并FPGA实现方案设计 | 第62-65页 |
| 5.3.3 FPGA与DSP的通信方案设计 | 第65-66页 |
| 5.4 系统测试与结果分析 | 第66-72页 |
| 5.5 小结 | 第72-73页 |
| 第六章 总结与展望 | 第73-75页 |
| 6.1 本文总结 | 第73页 |
| 6.2 展望未来 | 第73-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间取得的成果 | 第79-80页 |
