| 摘要 | 第6-7页 |
| ABSTRACT | 第7-8页 |
| 第一章 绪论 | 第11-23页 |
| 1.1 研究背景 | 第11-12页 |
| 1.2 研究现状 | 第12-21页 |
| 1.2.1 片上网络（Networks on Chip，NoC） | 第12-16页 |
| 1.2.2 数据流计算机 | 第16-20页 |
| 1.2.3 CQ 型路由器 | 第20-21页 |
| 1.3 论文的主要研究工作 | 第21-23页 |
| 第二章 CQ 型片上路由器模型构建与仿真 | 第23-31页 |
| 2.1 排队模型 | 第23-25页 |
| 2.1.1 单节点、多队列、单服务台模型 | 第23-24页 |
| 2.1.2 M/M/1 排队模型 | 第24-25页 |
| 2.2 CQ 型片上路由器模型仿真 | 第25-30页 |
| 2.2.1 现有的研究结果 | 第25-28页 |
| 2.2.2 路由器模型仿真 | 第28-30页 |
| 2.3 本章小结 | 第30-31页 |
| 第三章 数据驱动 CQ 型片上路由器的 RTL 设计 | 第31-50页 |
| 3.1 数据驱动模块 | 第31-38页 |
| 3.1.1 数据驱动的执行 | 第31-35页 |
| 3.1.2 数据驱动模块的结构 | 第35-37页 |
| 3.1.3 时序仿真 | 第37-38页 |
| 3.2 CQ 型片上路由器 | 第38-49页 |
| 3.2.1 路由协议与路由算法 | 第38-41页 |
| 3.2.2 分布式 CQ 型片上路由器 | 第41-45页 |
| 3.2.3 集总式 CQ 型片上路由器 | 第45-47页 |
| 3.2.4 时序仿真与性能对比 | 第47-49页 |
| 3.4 本章小结 | 第49-50页 |
| 第四章 分布式 CQ 型片上路由器电路与版图 | 第50-69页 |
| 4.1 核心电路的设计与仿真 | 第50-62页 |
| 4.1.1 按内容寻址存储器 CAM（Content Addressable Memory） | 第51-54页 |
| 4.1.2 异步 FIFO | 第54-56页 |
| 4.1.3 仲裁器 | 第56-60页 |
| 4.1.4 关键路径提取与仿真 | 第60-62页 |
| 4.2 版图设计 | 第62-68页 |
| 4.2.1 布局规划 | 第62-64页 |
| 4.2.2 核心模块版图的设计 | 第64-66页 |
| 4.2.3 全局版图设计 | 第66-68页 |
| 4.3 本章小结 | 第68-69页 |
| 第五章 数据驱动 CQ 型片上路由器的验证 | 第69-80页 |
| 5.1 验证平台与方案 | 第69-71页 |
| 5.2 实验方法 | 第71-74页 |
| 5.3 实验结果与分析 | 第74-79页 |
| 5.3.1 资源消耗对比 | 第74-75页 |
| 5.3.2 功能验证 | 第75-76页 |
| 5.3.3 性能测试 | 第76-79页 |
| 5.4 本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 6.1 总结 | 第80-81页 |
| 6.2 展望 | 第81-82页 |
| 参考文献 | 第82-87页 |
| 附录— 主要设计代码 | 第87-90页 |
| 作者在攻读硕士学位期间发表论文 | 第90-91页 |
| 作者在攻读硕士学位期间申请的专利 | 第91-92页 |
| 作者在攻读硕士学位期间所作项目 | 第92-93页 |
| 致谢 | 第93页 |
