| 摘要 | 第10-11页 |
| ABSTRACT | 第11页 |
| 第一章 绪论 | 第12-18页 |
| 1.1 DSP开发工具简介 | 第12-13页 |
| 1.2 课题研究背景 | 第13-15页 |
| 1.3 课题相关研究 | 第15-16页 |
| 1.3.1 TI DSP开发工具分析 | 第15页 |
| 1.3.2 ADI DSP开发工具分析 | 第15-16页 |
| 1.3.3 Motorola DSP开发工具分析 | 第16页 |
| 1.4 课题研究内容与设计目标 | 第16-17页 |
| 1.5 本文组织结构 | 第17-18页 |
| 第二章 总体设计方案 | 第18-23页 |
| 2.1 仿真器总体结构设计 | 第18-19页 |
| 2.2 仿真器硬件设计方案 | 第19-20页 |
| 2.3 仿真器软件设计方案 | 第20-22页 |
| 2.3.1 控制DSP处理程序 | 第20-22页 |
| 2.3.2 560PLUS_DVR驱动程序 | 第22页 |
| 2.4 本章小结 | 第22-23页 |
| 第三章 以太网接口模块设计 | 第23-43页 |
| 3.1 以太网接口模块硬件设计 | 第23-25页 |
| 3.2 以太网接口模块软件设计 | 第25-41页 |
| 3.2.1 Socket编程简介 | 第25-28页 |
| 3.2.2 560PLUS_DVR驱动程序设计 | 第28-34页 |
| 3.2.3 W5300驱动程序设计 | 第34-41页 |
| 3.3 以太网接口测试 | 第41-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 TBC模块设计 | 第43-66页 |
| 4.1 基于JTAG接口的YHFT-DSP调试原理 | 第43-48页 |
| 4.1.1 标准JTAG测试逻辑简介 | 第43-45页 |
| 4.1.2 YHFT-DSP仿真/测试部件简介 | 第45-47页 |
| 4.1.3 YHFT-DSP内核调试命令分析 | 第47-48页 |
| 4.2 TBC逻辑设计 | 第48-57页 |
| 4.2.1 总体结构 | 第48-49页 |
| 4.2.2 可配置寄存器 | 第49-52页 |
| 4.2.3 TBC Interface模块设计 | 第52页 |
| 4.2.4 HOST模块设计 | 第52-53页 |
| 4.2.5 SEQUENCE模块设计 | 第53-56页 |
| 4.2.6 SERIAL模块设计 | 第56-57页 |
| 4.3 TBC模块驱动程序设计 | 第57-64页 |
| 4.3.1 TBC模块初始化函数设计 | 第58页 |
| 4.3.2 指令传输控制函数设计 | 第58-64页 |
| 4.4 TBC逻辑实现与测试 | 第64-65页 |
| 4.4.1 TBC逻辑实现 | 第64页 |
| 4.4.2 TBC逻辑测试 | 第64-65页 |
| 4.5 本章小结 | 第65-66页 |
| 第五章 JTAG接口及其驱动电路设计 | 第66-72页 |
| 5.1 仿真器JTAG插头设计 | 第66-67页 |
| 5.2 JTAG接口驱动电路设计 | 第67-70页 |
| 5.2.1 设计目的 | 第67页 |
| 5.2.2 电路设计 | 第67-70页 |
| 5.3 JTAG接口驱动电路测试 | 第70-71页 |
| 5.4 本章小结 | 第71-72页 |
| 第六章 仿真器系统调试与功能测试 | 第72-78页 |
| 6.1 FT-EMU560PLUS仿真器系统调试 | 第72-73页 |
| 6.2 FT-EMU560PLUS仿真器功能测试 | 第73-76页 |
| 6.2.1 访问目标芯片的核心寄存 | 第73-74页 |
| 6.2.2 访问目标芯片存储器 | 第74-75页 |
| 6.2.3 设置断点 | 第75-76页 |
| 6.2.4 单步调试 | 第76页 |
| 6.3 FT-EMU560PLUS仿真器性能测试 | 第76-77页 |
| 6.4 本章小结 | 第77-78页 |
| 第七章 工作总结及展望 | 第78-79页 |
| 7.1 工作总结 | 第78页 |
| 7.2 展望 | 第78-79页 |
| 致谢 | 第79-80页 |
| 参考文献 | 第80-82页 |
| 作者在学期间取得的学术成果 | 第82页 |