| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-13页 |
| 缩略语对照表 | 第13-17页 |
| 第一章 绪论 | 第17-23页 |
| 1.1 研究背景及意义 | 第17-18页 |
| 1.2 研究现状与发展趋势 | 第18-21页 |
| 1.2.1 FPGA的发展现状 | 第18-20页 |
| 1.2.2 FPGA在实际中的应用状况 | 第20-21页 |
| 1.3 论文的内容及安排 | 第21-23页 |
| 第二章 WCDMA物理信道处理的FPGA总体设计与实现 | 第23-47页 |
| 2.1 信号处理的FPGA开发流程 | 第23-26页 |
| 2.2 WCDMA上行链路处理的FPGA总体设计 | 第26-34页 |
| 2.2.1 随机接入过程 | 第26-28页 |
| 2.2.2 实现上行随机接入信道处理的方法 | 第28-33页 |
| 2.2.3 上行处理模块化设计及接.设计 | 第33-34页 |
| 2.3 WCDMA下行链路处理的FPGA总体设计 | 第34-42页 |
| 2.3.1 下行链路广播信道 | 第34-35页 |
| 2.3.2 下行链路寻呼信道 | 第35页 |
| 2.3.3 下行监听的 FPGA 实现 | 第35-41页 |
| 2.3.4 实现下行寻呼信道处理的方法 | 第41-42页 |
| 2.4 FPGA总体设计技巧总结 | 第42-45页 |
| 2.4.1 功能模块复用 | 第42页 |
| 2.4.2 片上资源复用 | 第42-45页 |
| 2.5 本章小结 | 第45-47页 |
| 第三章 WCDMA物理信道处理的FPGA模块设计与实现 | 第47-61页 |
| 3.1 前缀码捕获 | 第47-53页 |
| 3.1.1 前缀码捕获的意义 | 第47页 |
| 3.1.2 前缀码捕获的原理 | 第47-50页 |
| 3.1.3 前缀码捕获的FPGA实现 | 第50-52页 |
| 3.1.4 前缀码捕获同步的模块化设计及接 | 第52-53页 |
| 3.2 码片跟踪精同步 | 第53-56页 |
| 3.2.1 码片同步的意义 | 第53页 |
| 3.2.2 码片同步的原理 | 第53-54页 |
| 3.2.3 码片同步的FPGA实现 | 第54-55页 |
| 3.2.4 码片跟踪同步的模块化设计及接 | 第55-56页 |
| 3.3 FPGA模块设计技巧总结 | 第56-60页 |
| 3.3.1 面积与速度互换 | 第56-58页 |
| 3.3.2 数据截位处理 | 第58-59页 |
| 3.3.3 规范模块独立接 | 第59-60页 |
| 3.5 本章小结 | 第60-61页 |
| 第四章 FPGA在信号处理中的规范化设计 | 第61-77页 |
| 4.1 FPGA系统设计的基本原则 | 第61-63页 |
| 4.1.1 面积和速度的平衡互换原则 | 第61-62页 |
| 4.1.2 硬件可实现原则 | 第62页 |
| 4.1.3 系统设计原则 | 第62页 |
| 4.1.4 同步设计原则 | 第62-63页 |
| 4.2 FPGA系统设计的常用技巧 | 第63-66页 |
| 4.2.1 乒乓操作技巧 | 第63页 |
| 4.2.2 硬件流水线设计技巧 | 第63-64页 |
| 4.2.3 数据接.的同步 | 第64-66页 |
| 4.3 FPGA系统测试方法 | 第66-70页 |
| 4.3.1 嵌入式逻辑分析仪工具测试 | 第67页 |
| 4.3.2 通用以太网测试系统 | 第67-70页 |
| 4.4 程序自检模式 | 第70-72页 |
| 4.4.1 上行链路处理模块的自检电路设计 | 第70-71页 |
| 4.4.2 自检模式与工作模式切换 | 第71-72页 |
| 4.5 PlanAhead区域约束 | 第72-75页 |
| 4.6 本章小结 | 第75-77页 |
| 第五章 总结与展望 | 第77-79页 |
| 5.1 本文工作总结 | 第77页 |
| 5.2 工作展望 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 致谢 | 第81-83页 |
| 作者简介 | 第83-84页 |