CMV4000图像传感器工业相机设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 1 绪论 | 第8-11页 |
| 1.1 课题的背景及研究意义 | 第8-9页 |
| 1.2 课题的国内外研究动态 | 第9-10页 |
| 1.3 本文主要工作及内容安排 | 第10-11页 |
| 2 系统总体设计 | 第11-17页 |
| 2.1 相机性能指标 | 第11页 |
| 2.2 系统方案设计 | 第11-15页 |
| 2.2.1 图像传感器选型 | 第11-13页 |
| 2.2.2 系统控制器选型 | 第13页 |
| 2.2.3 系统存储器选型 | 第13-14页 |
| 2.2.4 系统传输方式选择 | 第14-15页 |
| 2.3 系统总体结构与流程 | 第15-17页 |
| 3 系统硬件设计 | 第17-30页 |
| 3.1 传感器板电路设计 | 第17-19页 |
| 3.1.1 传感器电路设计 | 第17-18页 |
| 3.1.2 传感器板电源设计 | 第18-19页 |
| 3.2 控制板电路设计 | 第19-27页 |
| 3.2.1 控制板电源设计 | 第20-21页 |
| 3.2.2 FPGA外围电路设计 | 第21-24页 |
| 3.2.3 DDR2 SDRAM电路设计 | 第24页 |
| 3.2.4 USB3.0外围电路设计 | 第24-27页 |
| 3.3 高速线路布线注意事项 | 第27-30页 |
| 3.3.1 DDR2线路布线 | 第28页 |
| 3.3.2 USB3.0线路布线 | 第28-30页 |
| 4 系统逻辑设计 | 第30-54页 |
| 4.1 整体逻辑设计 | 第30-31页 |
| 4.2 图像采集模块逻辑设计 | 第31-38页 |
| 4.2.1 上电顺序与曝光模式 | 第31页 |
| 4.2.2 SPI配置及关键寄存器介绍 | 第31-34页 |
| 4.2.3 像素数据串并转换设计 | 第34-36页 |
| 4.2.4 控制通道与学习模式 | 第36-37页 |
| 4.2.5 输出通道模式与图像重组 | 第37-38页 |
| 4.3 图像存储模块逻辑设计 | 第38-50页 |
| 4.3.1 时钟域和位宽转换FIFO1 | 第38-39页 |
| 4.3.2 DDR2 SDRAM关键概念 | 第39-41页 |
| 4.3.3 初始化模块 | 第41-43页 |
| 4.3.4 模式寄存器的功能划分 | 第43-46页 |
| 4.3.5 写操作时序 | 第46-48页 |
| 4.3.6 读操作时序 | 第48-49页 |
| 4.3.7 时钟域和位宽转换FIFO2 | 第49-50页 |
| 4.4 图像传输模块逻辑设计 | 第50-54页 |
| 4.4.1 CYUSB3014芯片工作模式 | 第50-51页 |
| 4.4.2 同步slave FIFO读写时序 | 第51-54页 |
| 5 系统调试与测试 | 第54-61页 |
| 5.1 硬件调试过程 | 第54页 |
| 5.2 CMV4000传感器调试与测试过程 | 第54-57页 |
| 5.2.1 帧头检测 | 第54-55页 |
| 5.2.2 关于串并转换第二种方案的逻辑验证 | 第55-56页 |
| 5.2.3 传感器正常工作状态的验证 | 第56-57页 |
| 5.3 DDR2 SDRAM存储器调试与测试过程 | 第57-60页 |
| 5.3.1 DDR2 SDRAM初始化时序验证 | 第57-58页 |
| 5.3.2 DDR2 SDRAM写时序验证 | 第58-59页 |
| 5.3.3 DDR2 SDRAM读时序验证 | 第59-60页 |
| 5.4 系统测试结果 | 第60-61页 |
| 结论 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间发表学术论文情况 | 第64-65页 |
| 致谢 | 第65-66页 |
