网络协议处理芯片中碎片整理机制的设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 课题背景与意义 | 第9-10页 |
| 1.2 国内外研究现状 | 第10-11页 |
| 1.3 研究内容与设计指标 | 第11-12页 |
| 1.3.1 研究内容 | 第11页 |
| 1.3.2 设计指标 | 第11-12页 |
| 1.4 论文结构 | 第12-13页 |
| 第二章 相关技术研究 | 第13-21页 |
| 2.1 碎片整理的定义与引申 | 第13-14页 |
| 2.2 描述符的定义与应用 | 第14-15页 |
| 2.3 网络安全协议处理器基本框架 | 第15-19页 |
| 2.3.1 网络安全协议处理器架构概述 | 第15-16页 |
| 2.3.2 A类口时序 | 第16-17页 |
| 2.3.3 B类口时序 | 第17-18页 |
| 2.3.4 交换包格式 | 第18-19页 |
| 2.4 SRAM存储器及其时序规范 | 第19-20页 |
| 2.5 本章小结 | 第20-21页 |
| 第三章 碎片整理方案的分析与设计 | 第21-31页 |
| 3.1 SRAM空间分配 | 第21-23页 |
| 3.2 碎片整理方案设计 | 第23-29页 |
| 3.2.1 碎片整理方法一 | 第23-26页 |
| 3.2.2 碎片整理方法二 | 第26-28页 |
| 3.2.3 方案对比与方案选择 | 第28-29页 |
| 3.3 本章小结 | 第29-31页 |
| 第四章 碎片整理机制的RTL实现 | 第31-55页 |
| 4.1 碎片整理机制硬件结构概述 | 第31-33页 |
| 4.2 交换包预处理模块的设计 | 第33-35页 |
| 4.3 包过滤模块的设计 | 第35-38页 |
| 4.4 碎片整理主控判断模块的设计 | 第38-43页 |
| 4.5 普通包处理模块的设计 | 第43-44页 |
| 4.6 碎片包处理模块的设计 | 第44-49页 |
| 4.7 碎片包整合模块的设计 | 第49-51页 |
| 4.8 SRAM仲裁模块的设计 | 第51-53页 |
| 4.9 本章小结 | 第53-55页 |
| 第五章 验证及结果分析 | 第55-79页 |
| 5.1 功能验证 | 第55-69页 |
| 5.1.1 验证分类 | 第55-56页 |
| 5.1.2 验证流程 | 第56-57页 |
| 5.1.3 UVM验证平台结构 | 第57页 |
| 5.1.4 设计功能验证 | 第57-69页 |
| 5.2 逻辑综合 | 第69-74页 |
| 5.2.1 综合环境配置 | 第69-70页 |
| 5.2.2 读入设计 | 第70页 |
| 5.2.3 环境和时序约束设置 | 第70页 |
| 5.2.4 综合及报告输出 | 第70-74页 |
| 5.3 FPGA验证及其结果 | 第74-75页 |
| 5.3.1 FPGA测试策略 | 第74-75页 |
| 5.3.2 FPGA测试结果 | 第75页 |
| 5.4 性能评估 | 第75-77页 |
| 5.5 本章小结 | 第77-79页 |
| 第六章 总结与展望 | 第79-81页 |
| 6.1 总结 | 第79页 |
| 6.2 展望 | 第79-81页 |
| 参考文献 | 第81-83页 |
| 致谢 | 第83-85页 |
| 攻读硕士学位期间的成果 | 第85-87页 |
| 附录 | 第87-90页 |
