NBTI效应对数字集成电路组合逻辑延迟的影响研究
| 摘要 | 第1-7页 |
| ABSTRACT | 第7-13页 |
| 第一章 绪论 | 第13-24页 |
| ·NBTI效应概述 | 第13-14页 |
| ·国内外研究近况分析 | 第14-22页 |
| ·NBTI效应的研究历史回顾 | 第14-15页 |
| ·NBTI模型优化研究近况 | 第15-20页 |
| ·NBTI效应对数字电路影响研究近况 | 第20-22页 |
| ·研究目的与方法 | 第22-24页 |
| ·目的和意义 | 第22页 |
| ·结构和方法 | 第22-24页 |
| 第二章 MOSFET NBTI效应的模型建立 | 第24-33页 |
| ·NBTI反应-扩散模型 | 第24-26页 |
| ·门级NBTI模型 | 第26-30页 |
| ·NBTI效应的量化建模需求分析 | 第26-27页 |
| ·NBTI退化预测模型及参数确定 | 第27-30页 |
| ·模型的仿真与验证 | 第30-32页 |
| ·本章小结 | 第32-33页 |
| 第三章 基本逻辑门电路NBTI退化量的计算与分析 | 第33-45页 |
| ·基本逻辑门电路的延迟综述 | 第33-34页 |
| ·反相器延迟的仿真与计算 | 第34-42页 |
| ·反相器的延迟退化分析 | 第34-36页 |
| ·延迟退化函数的模型建立 | 第36页 |
| ·延迟退化函数的曲线拟合 | 第36-41页 |
| ·延迟退化函数的拟合参数求解 | 第41-42页 |
| ·七种基本逻辑门电路延迟退化的拟合与计算 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第四章 组合逻辑电路NBTI延迟的计算与分析 | 第45-66页 |
| ·逻辑门路径延迟的计算方法 | 第45-47页 |
| ·基本逻辑门路径的延迟退化分析 | 第47-52页 |
| ·逻辑路径延迟退化计算流程 | 第47-50页 |
| ·基于路径的NBTI延迟退化仿真 | 第50-52页 |
| ·基于Verilog网表的组合逻辑路径解析器设计 | 第52-57页 |
| ·组合逻辑电路NBTI退化分析器设计 | 第57-60页 |
| ·NBTI效应对组合逻辑电路延迟的影响分析 | 第60-64页 |
| ·NBTI效应与基本环境参数的关系 | 第60-61页 |
| ·ISCAS'85基准电路NBTI退化计算 | 第61-64页 |
| ·本章小结 | 第64-66页 |
| 第五章 时序逻辑电路NBTI延迟的计算与分析 | 第66-72页 |
| ·时序逻辑电路的基本概念 | 第66页 |
| ·主从结构D触发器的延迟退化分析 | 第66-70页 |
| ·传输门NBTI退化的仿真与计算 | 第66-68页 |
| ·主从结构D触发器NBTI退化的仿真与计算 | 第68-70页 |
| ·NBTI效应对时序逻辑电路延迟的影响分析 | 第70-71页 |
| ·本章小结 | 第71-72页 |
| 第六章 总结与展望 | 第72-74页 |
| 参考文献 | 第74-80页 |
| 附录 | 第80-89页 |
| 致谢 | 第89-90页 |
| 硕士期间发表学术论文 | 第90页 |
