100Gbit/s CFP光收发模块的设计与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第1章 绪论 | 第8-11页 |
| ·课题的研究背景及其意义 | 第8页 |
| ·100G相关协议及发展现状 | 第8-10页 |
| ·本课题的主要内容 | 第10-11页 |
| 第2章 CFP整体设计 | 第11-30页 |
| ·CFP MSA硬件规格协议的关键设计 | 第11-14页 |
| ·整体结构 | 第11-12页 |
| ·CFP硬件信令引脚 | 第12-14页 |
| ·性能参数 | 第14页 |
| ·硬件总体设计方案 | 第14-19页 |
| ·电源电路 | 第16-17页 |
| ·时钟电路 | 第17页 |
| ·发射电路 | 第17-18页 |
| ·接收电路 | 第18-19页 |
| ·信号处理电路 | 第19页 |
| ·CFP MSA管理接口规格协议的关键设计 | 第19-24页 |
| ·管理接口 | 第19-21页 |
| ·寄存器 | 第21页 |
| ·控制和信令规则 | 第21-24页 |
| ·软件总体设计方案 | 第24-28页 |
| ·软件设计层级概念 | 第24-26页 |
| ·软件结构 | 第26页 |
| ·软件执行流程 | 第26-28页 |
| ·本章小结 | 第28-30页 |
| 第3章 主要软件模块设计 | 第30-53页 |
| ·主函数和控制回路 | 第30-36页 |
| ·主函数模块 | 第30-33页 |
| ·控制回路模块 | 第33-36页 |
| ·采样、监控和告警 | 第36-43页 |
| ·采样模块 | 第37-38页 |
| ·监控模块 | 第38-41页 |
| ·告警状态模块 | 第41-43页 |
| ·定时与中断 | 第43-44页 |
| ·定时器模块 | 第43-44页 |
| ·中断模块 | 第44页 |
| ·内外通信 | 第44-47页 |
| ·I2C通信模块 | 第45-46页 |
| ·MDIO通信模块 | 第46-47页 |
| ·存储分配 | 第47-49页 |
| ·EEPROM模块 | 第47-49页 |
| ·Memory模块 | 第49页 |
| ·引脚配置及外围芯片初始化 | 第49-52页 |
| ·GPIO模块 | 第49-50页 |
| ·TrxAccess模块 | 第50-52页 |
| ·其他软件模块 | 第52页 |
| ·本章小结 | 第52-53页 |
| 第4章 系统测试及结果 | 第53-67页 |
| ·调试接口 | 第53页 |
| ·上电和初始化测试 | 第53-55页 |
| ·内外通信测试 | 第55页 |
| ·采样和校准测试 | 第55-57页 |
| ·监控和告警测试 | 第57-60页 |
| ·运行状态测试 | 第60-65页 |
| ·其他测试 | 第65-66页 |
| ·本章小结 | 第66-67页 |
| 第5章 总结与展望 | 第67-68页 |
| 参考文献 | 第68-70页 |
| 致谢 | 第70-71页 |
| 附录1 攻读硕士学位期间发表的论文 | 第71-72页 |
| 附录2 主要英文缩写语对照表 | 第72页 |
