| 摘要 | 第1-4页 |
| ABSTRACT | 第4-6页 |
| 目录 | 第6-8页 |
| 第一章 绪论 | 第8-12页 |
| ·课题研究背景 | 第8-9页 |
| ·基本概念阐述 | 第9-10页 |
| ·主要研究内容 | 第10-11页 |
| ·论文章节分布 | 第11-12页 |
| 第二章 时钟产生电路基本理论 | 第12-18页 |
| ·基于锁相环的高频时钟产生电路 | 第12页 |
| ·基于延迟锁相环的高频时钟产生电路 | 第12-13页 |
| ·相位噪声 | 第13-14页 |
| ·噪声分析 | 第14-16页 |
| ·本章小结 | 第16-18页 |
| 第三章 DLL 的设计方案 | 第18-34页 |
| ·延迟锁相环整体结构和系统设计方案 | 第18-19页 |
| ·延迟锁相环整体结构 | 第18-19页 |
| ·延迟锁相环设计方案 | 第19页 |
| ·延迟锁相环压控延迟线设计 | 第19-21页 |
| ·延迟锁相环鉴频鉴相器设计 | 第21-25页 |
| ·延迟锁相环电荷泵设计 | 第25-28页 |
| ·延迟锁相环滤波器设计 | 第28-31页 |
| ·延迟锁相环多路选择器设计 | 第31-32页 |
| ·本章小结 | 第32-34页 |
| 第四章 DLL 新型防错锁电路 | 第34-40页 |
| ·防错锁电路应用背景 | 第34-35页 |
| ·防止错误锁定方法 | 第35-36页 |
| ·防错锁电路原理和设计方案 | 第36-39页 |
| ·本章小结 | 第39-40页 |
| 第五章 DLL 新型倍频电路 | 第40-47页 |
| ·倍频器电路应用背景 | 第40-42页 |
| ·倍频方法 | 第42-44页 |
| ·新型倍频电路设计方案 | 第44-45页 |
| ·本章小结 | 第45-47页 |
| 第六章 基于 DLL 的 900MHz 时钟产生电路仿真结果 | 第47-55页 |
| ·系统设计要求 | 第47页 |
| ·仿真与版图 | 第47-51页 |
| ·后仿真 | 第51-53页 |
| ·本章小结 | 第53-55页 |
| 第七章 结论 | 第55-57页 |
| 参考文献 | 第57-60页 |
| 发表论文和参加科研情况说明 | 第60-61页 |
| 致谢 | 第61页 |