| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 注释表 | 第10-11页 |
| 第一章 绪论 | 第11-16页 |
| ·研究背景及意义 | 第11-12页 |
| ·片上网络简介 | 第11页 |
| ·课题研究背景及意义 | 第11-12页 |
| ·国内外研究现状 | 第12-14页 |
| ·功能模块的动态可重构 | 第13-14页 |
| ·NoC 拓扑结构的动态可重构 | 第14页 |
| ·论文主要工作及章节安排 | 第14-16页 |
| 第二章 动态可重构 NOC 系统设计技术与总体方案 | 第16-32页 |
| ·系统总体结构设计 | 第16-18页 |
| ·FPGA 可重构计算分类及介绍 | 第18-22页 |
| ·可重构计算的类别 | 第18-19页 |
| ·动态局部可重构详细介绍 | 第19-22页 |
| ·动态可重构的 NOC 系统功能重构设计方法及流程 | 第22-30页 |
| ·FPGA 动态可重构基本原理 | 第22-25页 |
| ·基于 EAPR 的动态局部重构设计方法 | 第25-26页 |
| ·基于 Microblaze 处理器的自重构系统设计流程 | 第26-28页 |
| ·重构控制系统的主要组成模块介绍 | 第28-29页 |
| ·NoC 功能动态可重构设计方案 | 第29-30页 |
| ·动态可重构的 NOC 系统拓扑结构重构设计方法及流程 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 第三章 基于 FPGA 的功能动态可重构 NOC 系统设计 | 第32-47页 |
| ·片上网络功能可重构静态固定单元设计 | 第32-35页 |
| ·网络互连链路设计 | 第32-33页 |
| ·路由单元设计 | 第33-35页 |
| ·重构控制系统详细设计 | 第35-45页 |
| ·动态功能可重构 IP 核详细实现流程 | 第35-39页 |
| ·ICAP 及自动重构驱动设计 | 第39-45页 |
| ·动态可重构 IP 核与 Microblaze 处理器的通信 | 第45页 |
| ·本章小结 | 第45-47页 |
| 第四章 基于拓扑开关的 NOC 拓扑结构可重构方法及其实现 | 第47-54页 |
| ·片上网络拓扑结构动态可重构设计简介 | 第47页 |
| ·拓扑结构动态可重构总体结构设计 | 第47-48页 |
| ·BRAM 存储器设计 | 第48-49页 |
| ·拓扑开关详细设计 | 第49-53页 |
| ·处理器控制流程的实现 | 第53页 |
| ·本章小结 | 第53-54页 |
| 第五章 片上网络动态可重构实验验证与仿真 | 第54-62页 |
| ·动态可重构片上网络实验验证与仿真方案 | 第54页 |
| ·片上网络功能动态可重构实验验证 | 第54-59页 |
| ·片上网络拓扑结构动态可重构的实验验证 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 第六章 总结与展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 在学期间的研究成果及发表的学术论文 | 第67页 |
