基于MPC5554的某型无人机双余度飞控计算机的设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-13页 |
| 第一章 绪论 | 第13-19页 |
| ·引言 | 第13-14页 |
| ·论文的研究背景及国内外研究现状 | 第14-16页 |
| ·研究背景 | 第14页 |
| ·国内外研究现状 | 第14-16页 |
| ·论文主要研究内容及章节安排 | 第16-19页 |
| ·论文主要的研究内容 | 第16-17页 |
| ·论文的结构 | 第17-19页 |
| 第二章 双余度飞控计算机的总体设计 | 第19-32页 |
| ·引言 | 第19页 |
| ·余度相关概念介绍 | 第19-25页 |
| ·余度技术的概念 | 第19-20页 |
| ·余度等级 | 第20页 |
| ·余度形式 | 第20-22页 |
| ·余度配置 | 第22-23页 |
| ·余度管理 | 第23-24页 |
| ·余度技术的发展方向 | 第24-25页 |
| ·无人机飞控系统及飞控计算机介绍 | 第25-27页 |
| ·无人机飞控系统 | 第25页 |
| ·无人机飞控计算机 | 第25-27页 |
| ·飞控计算机故障来源及其主要类型 | 第27-28页 |
| ·飞控计算机故障来源 | 第27页 |
| ·飞控计算机故障类型 | 第27-28页 |
| ·余度飞控计算机的设计 | 第28-30页 |
| ·余度飞控计算机余度数的选择 | 第28-29页 |
| ·余度飞控计算机构型的选择 | 第29页 |
| ·余度飞控计算机工作方式的选择 | 第29-30页 |
| ·余度飞控计算机的总体构成 | 第30-31页 |
| ·结论 | 第31-32页 |
| 第三章 双余度飞控计算机的硬件设计 | 第32-45页 |
| ·引言 | 第32页 |
| ·双余度飞控计算机的硬件总体设计 | 第32-33页 |
| ·CPU 模块 | 第33-36页 |
| ·处理器资源分配 | 第34-35页 |
| ·复位时钟电路 | 第35-36页 |
| ·存储模块设计 | 第36-37页 |
| ·ADC 模块设计 | 第37-38页 |
| ·片上 ADC 模块设计 | 第37-38页 |
| ·外扩 ADC 模块设计 | 第38页 |
| ·DAC 模块设计 | 第38-39页 |
| ·离散量 I/O 口设计 | 第39-40页 |
| ·串口通信 | 第40-42页 |
| ·自定义 MPC5554 内部的 eTPU | 第40-41页 |
| ·MPC5554 片上串行通行 eSCI 模块 | 第41页 |
| ·串行通信方式简介及电平转换电路设计 | 第41-42页 |
| ·仲裁切换电路的设计 | 第42-44页 |
| ·设计思想 | 第42-43页 |
| ·电路实现 | 第43-44页 |
| ·结论 | 第44-45页 |
| 第四章 双余度飞控计算机的软件设计 | 第45-75页 |
| ·引言 | 第45页 |
| ·系统软件结构 | 第45-46页 |
| ·底层驱动程序设计 | 第46-68页 |
| ·系统初始化 | 第46-52页 |
| ·扩展存储器底层驱动设计 | 第52-53页 |
| ·片上接口资源模块驱动设计 | 第53-60页 |
| ·外扩接口资源模块驱动设计 | 第60-68页 |
| ·余度模块 | 第68-74页 |
| ·双机通信 | 第69-70页 |
| ·双机同步 | 第70-71页 |
| ·故障检测和输入/输出表决 | 第71-74页 |
| ·小结 | 第74-75页 |
| 第五章 系统可靠性分析及验证 | 第75-84页 |
| ·引言 | 第75页 |
| ·可靠性分析的相关概念介绍 | 第75-77页 |
| ·双余度飞控计算机的可靠性分析与定量验证 | 第77-78页 |
| ·可靠性评估与模型的建立 | 第77页 |
| ·定量分析、验证 | 第77-78页 |
| ·验证 | 第78-82页 |
| ·采用故障注入法进行切换验证 | 第78-80页 |
| ·通道控制输出仿真验证 | 第80-81页 |
| ·双机同步测试 | 第81页 |
| ·串口测试 | 第81-82页 |
| ·小结 | 第82-84页 |
| 第六章 全文总结与后续工作展望 | 第84-86页 |
| ·全文工作总结 | 第84页 |
| ·后续工作展望 | 第84-86页 |
| 参考文献 | 第86-90页 |
| 致谢 | 第90-91页 |
| 在学期间的研究成果及学术论文情况 | 第91页 |
