正交匹配追踪算法的FPGA设计
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景 | 第9页 |
| ·研究概况 | 第9-11页 |
| ·国内外研究现状 | 第9-10页 |
| ·矩阵求逆的实现方式 | 第10-11页 |
| ·论文结构 | 第11-13页 |
| 第二章 正交匹配追踪算法的研究 | 第13-20页 |
| ·压缩感知简介 | 第13-15页 |
| ·OMP 算法 | 第15-18页 |
| ·OMP 算法的的概念 | 第15页 |
| ·OMP 算法的基本步骤 | 第15-18页 |
| ·本章小结 | 第18-20页 |
| 第三章 矩阵求逆算法的研究 | 第20-28页 |
| ·矩阵求逆 | 第20-22页 |
| ·逆矩阵 | 第20页 |
| ·一般矩阵的求逆方法 | 第20-22页 |
| ·矩阵分解 | 第22-27页 |
| ·QR 分解方法 | 第23页 |
| ·LU 分解方法 | 第23-24页 |
| ·Cholesky 分解方法 | 第24-25页 |
| ·修正的 Cholesky 分解方法 | 第25-26页 |
| ·四种分解方式的比较 | 第26-27页 |
| ·本章小结 | 第27-28页 |
| 第四章 矩阵运算模块的设计 | 第28-38页 |
| ·矩阵乘累加模块 | 第28-29页 |
| ·三角矩阵求逆模块 | 第29-30页 |
| ·定点数的表示方法 | 第30页 |
| ·浮点运算制 | 第30-32页 |
| ·浮点数的定义 | 第30-31页 |
| ·浮点数的舍入 | 第31-32页 |
| ·溢出处理 | 第32页 |
| ·定点数到浮点数格式的转换 | 第32页 |
| ·浮点运算单元模块 | 第32-37页 |
| ·浮点数乘法器模块 | 第33-35页 |
| ·浮点数加法器模块 | 第35-36页 |
| ·浮点数除法器模块 | 第36-37页 |
| ·本章小结 | 第37-38页 |
| 第五章 矩阵求逆的 FPGA 设计 | 第38-47页 |
| ·Quartus II 编译环境 | 第38-39页 |
| ·Modelsim 仿真工具 | 第39页 |
| ·Verilog HDL 开发语言简介 | 第39-40页 |
| ·矩阵求逆的设计 | 第40-46页 |
| ·矩阵求逆的整体结构 | 第40-41页 |
| ·控制模块 | 第41-42页 |
| ·运算模块 | 第42-44页 |
| ·实验结果及分析 | 第44-46页 |
| ·本章小结 | 第46-47页 |
| 第六章 总结与展望 | 第47-49页 |
| ·主要研究的工作 | 第47页 |
| ·未来工作展望 | 第47-49页 |
| 参考文献 | 第49-51页 |
| 致谢 | 第51页 |
