摘要 | 第1-10页 |
ABSTRACT | 第10-11页 |
第一章 绪论 | 第11-20页 |
·课题背景 | 第11-17页 |
·空间电子应用概述 | 第11页 |
·太空辐射环境概述 | 第11-12页 |
·太空辐射环境对存储器的影响 | 第12-14页 |
·提高存储器可靠性的方法 | 第14-17页 |
·国内外研究现状 | 第17-18页 |
·EDAC在航天领域的应用 | 第17页 |
·EDAC的设计思路 | 第17-18页 |
·纠错编码的构造和优化 | 第18页 |
·课题目标及关键技术 | 第18-19页 |
·本文组织结构 | 第19-20页 |
第二章 纠 1 检 2 码基础理论与码型选择 | 第20-32页 |
·线性分组码基础理论 | 第20-21页 |
·纠 1 检 2 码基本定理 | 第21-22页 |
·扩展Hamming码的编解码算法 | 第22-26页 |
·扩展Hamming码的编码 | 第23-24页 |
·扩展Hamming码的译码 | 第24-26页 |
·Hsiao码的编解码算法 | 第26-29页 |
·Hsiao码的编码算法 | 第26-27页 |
·Hsiao码的解码算法 | 第27-29页 |
·(40,32)SEC-DED码的编解码算法 | 第29-31页 |
·(40,32)SEC-DED码的编码算法 | 第29-30页 |
·(40,32)SEC-DED码的解码算法 | 第30-31页 |
·本章小结 | 第31-32页 |
第三章 星载EDAC系统的设计与FPGA实现 | 第32-50页 |
·星载EDAC系统设计概述 | 第32-33页 |
·EDAC系统设计目标要求 | 第32页 |
·总体设计方案概述 | 第32-33页 |
·EDAC系统开发平台 | 第33-35页 |
·FPGA的选型 | 第33-34页 |
·FPGA开发工具 | 第34-35页 |
·FPGA开发流程 | 第35页 |
·TMS320VC33 DSP介绍 | 第35页 |
·EDAC系统各模块的设计与实现 | 第35-44页 |
·EDAC模块详细设计方案 | 第35-37页 |
·地址译码器模块 | 第37-38页 |
·EDAC编码模块 | 第38-39页 |
·EDAC译码模块 | 第39-40页 |
·数据输入多路选通模块 | 第40-41页 |
·数据输出多路选通模块 | 第41页 |
·SRAM控制器模块 | 第41-42页 |
·中断控制器模块 | 第42-44页 |
·FPGA的代码实现以及仿真验证 | 第44-47页 |
·仿真验证的重要性 | 第44-45页 |
·仿真环境介绍 | 第45页 |
·仿真结果 | 第45-47页 |
·板级测试 | 第47-49页 |
·Xilinx FPGA板级测试 | 第47-48页 |
·Actel FPGA板级测试 | 第48-49页 |
·本章小结 | 第49-50页 |
第四章 基于TMS320VC33 平台的EDAC系统的优化 | 第50-61页 |
·DSP读取存储器数据优化方案 | 第50-52页 |
·(40,32)SEC-DED码算法的优化 | 第52-54页 |
·(40,32)SEC-DED 码的优势 | 第52-53页 |
·编解码逻辑的优化 | 第53-54页 |
·EDAC回写功能设计 | 第54-55页 |
·时间余量分析 | 第55-57页 |
·DSP访存地址预测方案的设计与探讨 | 第57-60页 |
·访存地址预测方案设计 | 第57-59页 |
·访存地址预测测试结果 | 第59-60页 |
·本章小结 | 第60-61页 |
第五章 星载EDAC系统的可靠性测试与验证 | 第61-68页 |
·可靠性测试的必要性 | 第61页 |
·测试流程 | 第61-64页 |
·算法可靠性验证 | 第61-62页 |
·编解码电路的Modelsim模拟仿真验证 | 第62-63页 |
·高温测试 | 第63页 |
·FPGA的板级测试 | 第63-64页 |
·仿真测试时间估算 | 第64-66页 |
·错误统计情况 | 第64-65页 |
·Modelsim测试时间估算 | 第65页 |
·FPGA板级测试时间估算 | 第65-66页 |
·实际测试结果 | 第66-67页 |
·理论验证结果 | 第66页 |
·仿真以及板级测试设计 | 第66-67页 |
·故障覆盖率分析 | 第67页 |
·本章小结 | 第67-68页 |
第六章 结束语 | 第68-70页 |
致谢 | 第70-71页 |
参考文献 | 第71-75页 |
作者在学期间取得的学术成果 | 第75-76页 |
附录A 理论验证MATLAB代码 | 第76-80页 |