首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

基于TMS320VC33平台的星载EDAC系统的FPGA设计与实现

摘要第1-10页
ABSTRACT第10-11页
第一章 绪论第11-20页
   ·课题背景第11-17页
     ·空间电子应用概述第11页
     ·太空辐射环境概述第11-12页
     ·太空辐射环境对存储器的影响第12-14页
     ·提高存储器可靠性的方法第14-17页
   ·国内外研究现状第17-18页
     ·EDAC在航天领域的应用第17页
     ·EDAC的设计思路第17-18页
     ·纠错编码的构造和优化第18页
   ·课题目标及关键技术第18-19页
   ·本文组织结构第19-20页
第二章 纠 1 检 2 码基础理论与码型选择第20-32页
   ·线性分组码基础理论第20-21页
   ·纠 1 检 2 码基本定理第21-22页
   ·扩展Hamming码的编解码算法第22-26页
     ·扩展Hamming码的编码第23-24页
     ·扩展Hamming码的译码第24-26页
   ·Hsiao码的编解码算法第26-29页
     ·Hsiao码的编码算法第26-27页
     ·Hsiao码的解码算法第27-29页
   ·(40,32)SEC-DED码的编解码算法第29-31页
     ·(40,32)SEC-DED码的编码算法第29-30页
     ·(40,32)SEC-DED码的解码算法第30-31页
   ·本章小结第31-32页
第三章 星载EDAC系统的设计与FPGA实现第32-50页
   ·星载EDAC系统设计概述第32-33页
     ·EDAC系统设计目标要求第32页
     ·总体设计方案概述第32-33页
   ·EDAC系统开发平台第33-35页
     ·FPGA的选型第33-34页
     ·FPGA开发工具第34-35页
     ·FPGA开发流程第35页
     ·TMS320VC33 DSP介绍第35页
   ·EDAC系统各模块的设计与实现第35-44页
     ·EDAC模块详细设计方案第35-37页
     ·地址译码器模块第37-38页
     ·EDAC编码模块第38-39页
     ·EDAC译码模块第39-40页
     ·数据输入多路选通模块第40-41页
     ·数据输出多路选通模块第41页
     ·SRAM控制器模块第41-42页
     ·中断控制器模块第42-44页
   ·FPGA的代码实现以及仿真验证第44-47页
     ·仿真验证的重要性第44-45页
     ·仿真环境介绍第45页
     ·仿真结果第45-47页
   ·板级测试第47-49页
     ·Xilinx FPGA板级测试第47-48页
     ·Actel FPGA板级测试第48-49页
   ·本章小结第49-50页
第四章 基于TMS320VC33 平台的EDAC系统的优化第50-61页
   ·DSP读取存储器数据优化方案第50-52页
   ·(40,32)SEC-DED码算法的优化第52-54页
     ·(40,32)SEC-DED 码的优势第52-53页
     ·编解码逻辑的优化第53-54页
   ·EDAC回写功能设计第54-55页
   ·时间余量分析第55-57页
   ·DSP访存地址预测方案的设计与探讨第57-60页
     ·访存地址预测方案设计第57-59页
     ·访存地址预测测试结果第59-60页
   ·本章小结第60-61页
第五章 星载EDAC系统的可靠性测试与验证第61-68页
   ·可靠性测试的必要性第61页
   ·测试流程第61-64页
     ·算法可靠性验证第61-62页
     ·编解码电路的Modelsim模拟仿真验证第62-63页
     ·高温测试第63页
     ·FPGA的板级测试第63-64页
   ·仿真测试时间估算第64-66页
     ·错误统计情况第64-65页
     ·Modelsim测试时间估算第65页
     ·FPGA板级测试时间估算第65-66页
   ·实际测试结果第66-67页
     ·理论验证结果第66页
     ·仿真以及板级测试设计第66-67页
     ·故障覆盖率分析第67页
   ·本章小结第67-68页
第六章 结束语第68-70页
致谢第70-71页
参考文献第71-75页
作者在学期间取得的学术成果第75-76页
附录A 理论验证MATLAB代码第76-80页

论文共80页,点击 下载论文
上一篇:极小B_bT_b参数GMSK解调器实现研究
下一篇:高性能CPU中高速接口IP核的DFT集成设计和验证