以太网供电芯片的研究与设计
| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-17页 |
| ·以太网供电(PoE)技术概述 | 第9-12页 |
| ·以太网供电过程 | 第12-15页 |
| ·以太网供电芯片发展现状 | 第15-16页 |
| ·研究内容与论文结构 | 第16-17页 |
| 第二章 芯片系统设计 | 第17-28页 |
| ·芯片系统概述 | 第17-22页 |
| ·检测(detection) | 第18-19页 |
| ·分级(classification) | 第19-20页 |
| ·欠压锁定(UVLO) | 第20-21页 |
| ·电流限制(current limit) | 第21-22页 |
| ·PD接口整体框架与实现 | 第22-26页 |
| ·PD接口整体框架 | 第22-25页 |
| ·PD接口顶层原理图 | 第25-26页 |
| ·工艺与仿真环境 | 第26-28页 |
| 第三章 模块设计与仿真 | 第28-63页 |
| ·detection&prevdd模块 | 第28-32页 |
| ·bias_ptat模块 | 第32-33页 |
| ·ref_bias模块 | 第33-37页 |
| ·class regulator模块 | 第37-41页 |
| ·VDD comparator模块 | 第41-44页 |
| ·RTN comparator模块 | 第44-45页 |
| ·current limit模块 | 第45-54页 |
| ·delay模块 | 第54-57页 |
| ·thermal shutdown模块 | 第57-59页 |
| ·logic control模块 | 第59-61页 |
| ·模块仿真结果总结 | 第61-63页 |
| 第四章 芯片系统仿真与测试 | 第63-76页 |
| ·系统仿真结果 | 第63-70页 |
| ·系统上电(startup)仿真 | 第64-66页 |
| ·系统限流(current limit)仿真 | 第66-69页 |
| ·系统掉电(startup)仿真 | 第69-70页 |
| ·芯片系统版图与封装连接图 | 第70-73页 |
| ·系统测试 | 第73-76页 |
| 第五章 总结与展望 | 第76-78页 |
| ·总结 | 第76页 |
| ·展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 作者简历与在研期间研究成果 | 第80页 |
| 作者简介 | 第80页 |
| 在研期间研究成果 | 第80页 |
